Учебники 80389

ные логические элементы. Выбор элементной базы и типа связи между разрядами зависит от назначения регистра и выполняемых им функций.

Регистры работают в статическом и динамическом режимах. Накопительные регистры обычно используются в статическом режиме, а регистры сдвига и преобразования — в динамическом.

Пример функциональной схемы регистра параллельного действия на RS-триггерах, с конъюнкторами в составе цепей управления для ввода и вывода информации (рис. 3.5.)

Рис. 3.6 Сдвиговый регистр

Схемы задержки не позволяют передаваемой разрядной информации поступить в следующий разряд регистра, пока триггер этого разряда не перебросится в нуль. Время задержки соразмерно с временем срабатывания триггера.

Наиболее удобными в работе, более быстродействующими и выполняющими большее число операций являются регистры параллельнопоследовательного действия (преобразователи).

В настоящее время получили распространение регистры универсаль-

31

ного типа с логикой, обеспечивающей возможность сдвига числа влево и вправо, преобразование кодов и т. д.

Счетчики. Назначением счетчиков является: 1) подсчет числа импульсов, поступающих на вход счетчика; 2) временное хранение каждого состояния; 3) преобразование непрерывного сигнала, заданного последовательностью импульсов, в параллельный двоичный код или набор управляющих сигналов; 4) деление частоты входного сигнала.

Основу счетчиков составляют Т-триггеры. В зависимости от связей между триггерами счетчики делятся на следующие группы: прямого счета (сложения), обратного счета (вычитания), реверсивные (работающие в двух направлениях), делители частоты.

Четырехразрядный счетчик прямого счета (рис. 3.7) работает по принципу суммирования импульсов, приходящих на вход.

К характеристикам счетчиков относятся максимальная частота поступления импульсных сигналов на вход, число неповторяющихся устойчивых состояний, разрядность, элементная база и др. Число устойчивых состояний в счетчике зависит от его разрядности и наличия обратных свя-

Рис. 3.7 Счетчик прямого счета

зей. Если в счетчике нет обратных связей, то коэффициент пересчета может быть найден по формуле: М = 2n , где п — разрядность счетчика.

3.5. Шифраторы и дешифраторы

При вводе информации в электронно-вычислительную машину каждое нажатие клавиши клавиатуры преобразуется в определенную последовательность нулей и единиц, то есть в код присвоенного этой клавише значения буквы, цифры, символа или команды. Устройство, в котором производится это преобразование, называется шифратором. У него сигнал появляется каждый раз только на одном входе, при этом на всех выходах одновременно появляется набор единиц и нулей в параллельном коде.

Обработка информации в ЭВМ производится с использованием двоичных кодов символов, в таком же виде получается и результат ее обработки, пользователь же получает его в привычном виде как текст (буквы, символы и десятичные цифры). При выдаче информации пользователю она испытывает обратное преобразование из кодов символов в символы (буквы, цифры, зна-

ки). Такое преобразование выполняется в дешифраторе. В нем коды символов (набор единиц и нулей) поступают на все входы одновременно, но каждый раз сигнал высокого уровня появляется только на одном выходе.

32

Для получения шифратора необходимо иметь таблицу, описывающую его работу. На основании таблицы записываются логические выражения, которые преобразуются в нужный базис. Так как выходов у шифратора несколько, то необходимо составить столько выражений связывающих входы с выходом, сколько у шифратора выходов, и по этим выражениям строить схему в одном устройстве. Поэтому все выражения объединяются в систему.

Зададим работу шифратора для преобразования десятичных цифр в двоичный код в виде таблицы 3.13. Входов у него столько, сколько символов надо закодировать. В приведенной таблице входные переменные (десятичные цифры) обозначены Y0 -Y9. В качестве входных переменных могут быть и буквы любого алфавита, слова или даже отдельные выражения. Количество выходных переменных таблицы равно количеству позиций кода (количеству символов, которыми выражаются кодируемые переменные) – Х1 - Х8.

Из таблицы видно, что на выходе Х1 единица (сигнал высокого уровня) должна быть в одном из пяти случаев, когда сигнал высокого уровня появится на одном из входов: или на входе Y1, или на входе Y3, или на Таблица 3.13 входе Y5, или на входе Y7, или на входе

33

34

Мультиплексор - это устройство, позволяющее переслать информацию с одного из входов на единственный выход.

35

Мультиплексор должен иметь несколько информационных входов D, на которые подается пересылаемая информация, и один выход Q. Для передачи информации между входами и выходом необходимо выбирать один из входов соединяемый с выходом. Каждый вход имеет свой код, называемый адресом. Код адреса вводится на адресные входы А. Количество адресных

входовn связано с количеством информационных входов N выражением

N = 2n . (3.19)

Управление временем (моментом) передачи информации, между выбранным входом и выходом, осуществляет синхронизирующий (разрешающий, управляющий) вход С.

Работа мультиплексора определяется таблицей 3.14, в которой указаны только информационные и адресные выходы. Вход С разрешает передачу если на нем логическая единица в противном случае разрывает передачу информации.

36

ментов И который открывается для прохождения информации, то есть по адресным входам мультиплексор выполняет функцию дешифратора, сигналы с выхода которого открывают канал информационного входа с выбранным кодом, управляя ключами на логических элементах.

Демультиплексоры. Демультиплексор - это устройство, позволяющее передать информацию с единственного информационного входа на один из выходов. Он должен иметь один вход для подачи информации D, адресные входы А для задания адресов (кодов) выходов Q и вход С, разрешающий передавать информацию. Количество адресных входов n связано с количеством выходов демультиплексора N выражением 3.19

Связь входа с одним из выходов осуществ-

37

3.7. Сумматоры

Сумматор – это устройство, в котором происходит суммирование цифровых кодов двух двоичных чисел. Сами числа (слагаемые) могут хранится в других устройствах (регистрах. триггерах), в которых они накапливаются перед суммированием.

Полусумматор. При сложении двоичных чисел образуется сумма в данном разряде, при этом возможен перенос в старший разряд. Обозначим слагаемые (А, В), перенос (Р), сумму (S).

Значения суммы более всего совпадают с результатом операции логического сложения (кроме случая, когда на вход подаются две единицы, а на выходе должен получиться нуль). Нужный результат достигается, если результат логического сложения умножить на инвертированный перенос. Таким образом, для определения суммы используют выражение:

Теперь, на основе полученных логических выражений, можно построить из базовых логических элементов схему полусумматора.

Из логической формулы для суммы Очевидно, что на выходе должен стоять элемент логического умножения И, который имеет два входа. На один из входов подается результат логического сложения исходных величин, т. е. на него должен подаваться сигнал с элемента логического сложения ИЛИ.

На второй вход требуется подать результат инвертированного логического умножения исходных сигналов (A B), т. е. на второй вход пода-

ется сигнал с элемента НЕ, на вход которого поступает сигнал с элемента логического умножения И.

Данная схема называется полусумматором, так как реализует суммирование одноразрядных двоичных чисел без учета переноса из младшего разряда (рис. 3.13).

Полный одноразрядный сумматор. Полный одноразрядный сумматор должен иметь три входа, ai , bi – слагаемые и pi -1 - перенос из предыдущего разряда и два выхода, сумма si, и перенос pi . Порядок функционирования схемы иллюстрирует табл. 3.17

38

Идея построения полного сумматора точно такая же, как и полусумматора. Перенос реализуется с помощью формулы для его получения

Логическое выражение для вычисления суммы в полном сумматоре принимает следующий вид:

si = ai pi−1 (ai bi pi−1) pi = ai pi−1 + (ai + bi + pi−1) pi . (3.25)

Укрупненная схема, соответствующая полному сумматору, приведена на рис. 3.14.

Суммирование многоразрядных двоичных чисел производится в многоразрядных сумматорах последовательного или параллельного действия.

Сумматор последовательного действия состоит из одноразрядного сумматора, двух сдвигающих регистров А и В, в которых хранятся слагаемые, последовательного регистра С для записи результата вычисления и триггера, в котором запоминается перенос в старший разряд при нахождении суммы в текущем разряде (рис. 3.15).

39

Цифры разрядов слагаемых, начиная с младшего разряда, поступают из сдвигающих регистров А и В на входы а1, и b1 одноразрядного сумматора, на вход p1 которого из триггера поступает значение переноса из младшего разряда. После их суммирования значение суммы цифр данного разряда с выхода s1 сумматора вдвигается в последовательный регистр результата С, а перенос с выхода р1+1 запоминается в триггере. Для нахождения суммы N- разрядного числа требуется N тактовработы одноразрядного сумматора.

Основное достоинство последовательных сумматоров - относительная простота, а недостаток - малое быстродействие.

суммы и переносы, на каждом из последующих происходит определение разрядных сумм и переносов, с учетом переносов из младших разрядов (полученные на предыдущем такте переносы добавляются к суммам, образуя новые суммы и переносы, которые также требуется учесть).

Для реализации достоинства параллельного сумматора - высокого быстродействия - необходимо применять специальную схему ускоренных переносов.

Схема ускоренных переносов работает примерно так же, как и схемы переносов в быстродействующих счетчиках. Если требуется одновременно переключить несколько сумматоров, то сигнал переключения поступает по специальному логическому устройству, которое формирует канал прохождения управляющих сигналов, на все те сумматоры, которые должны переключиться, параллельно (в обход) части одновременно переключающихся сумматоров младших разрядов. Схема ускоренного переноса часто изготавливается в отдельной микросхеме.

Ускоренный перенос может организовываться либо по принципу сквозного или параллельного переноса, либо, при большом числе разрядов

40