Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

книги / Вычислительная техника и информационные технологии. Цифровые автоматы и микроконтролеры. Руководство к лабораторным работам в системе PROTEUS 7.2 SP6

.pdf
Скачиваний:
15
Добавлен:
12.11.2023
Размер:
4.8 Mб
Скачать

CLEAR ALL BREAK POINT – удалить все точки;

FIX-UP BREAKPOINTS ON LOAD – зафиксировать

(разрешить) точки при загрузке проекта;

DISPLAY LINE NUMBERS – показывать номера линий;

DISPLAY ADDRESSES – показывать адреса команд;

DISPLAY OPCODES – показывать опкод команд;

SET FONT – выбор шрифта.

Также во время отладки с помощью меню Debug можно отобразить такие параметры, как:

1)Регистры микроконтроллера CPU Registers;

2)Память регистров специальных функций CPU SFR

Memory;

3)Внутреннюю память данных CPU Internal Memory. Для отображения этих параметров нужно выбрать соот-

ветствующую вкладку меню Debug. Также существует другой способ просмотра регистров. Чтобы им воспользоваться, нужно отметить пункт Watch Window. Появится окно. Щелкните правой кнопкой по появившемуся окну WATCH WINDOW:

ADD ITEMS (BY NAME) – добавить элемент по имени;

ADD ITEMS (BY ADDRESSES) – добавить элемент по

адресу;

WATCHPOINT CONDITION – условие для остановки;

DATA TYPE – в каком виде представлять данные (строка, байт,слово и т.д.);

DISPLAY FORMAT – формат данных (двоичный, десятичный и т.д.);

SHOW ADDRESSES – показывать адрес;

SHOW GRIDLINES – показывать сетку;

SHOW WATCH EXPRESSIONS – показывать условие;

MINIMUM SIZE – минимизировать размер.

Для добавления регистра щелкните по ADD ITEMS (BY NAME), в появившемся списке выберите символическое обо-

121

значение нужного вам регистра, дважды щелкнув по нему левой кнопкой. Элемент добавится в окно WATCH WINDOW.

Можно передавать информацию из порта в порт непосредственно (рис. П4.5).

Рис. П4.5. Команды передачи информации из порта в порт

122

ПРИЛОЖЕНИЕ 5

Микроконтроллер 80С51

Структурная схема микроконтроллера 80С51 приведена на рис. П5.1.

Рис. П5.1. Структурная схема микроконтроллера 80С51

123

Назначение входов

XTAL1, XTAL2 – входы подключения кварцевого резонатораCRYSTAL.

RST – сброс.

PSEN (РВПП) – строб доступа (разрешение) внешней памяти программ (внешнее ПЗУ) ВПП.

ALE – строб адреса внешней памяти

ВП, который выводится на порты Р0, Р2:

Рис. П5.2. Квар-

при программировании на этот вход пода-

цевый резонатор

ется 0В не менее, чем на 50 мс.

 

EA – отключение ВПП (1–работа сВПП), вход напряжения программирования резидентной памяти программ РПП (+21 В).

Р1 – порт 1, Р0 – порт 0, Р2 – порт 2, Р3 – порт 3. RxD – вход передатчика.

TxD – выход передатчика. INT0 – запрос прерывания 0. INT1 – запрос прерывания 1. T0 – вход таймера-счетчика 0. T1 – вход таймера-счетчика 1.

WR – запись внешней памяти данных (ОЗУ) ВПД. RD – чтение ВПД.

+5В – вывод 40.

0В – вывод 20.

Подключение кварцевого резонатора необходимо выполнять так (рис. П5.3):

Рис. П5.3. Схема подключения кварцевого резонатора

124

Конденсаторы емкостью несколько десятков пикофарад применяются для так называемой «раскачки» кварцевого резонатора.

Структурная схема контроллера

Структурная схема контроллера состоит из следующих основных функциональных узлов: блока управления, арифмети- ко-логического устройства, блока таймеров/счетчиков, блока последовательного интерфейса и прерываний, программного счетчика, памяти данных и памяти программ (рис. П5.4).

Рис. П5.4. Структурная схема контроллера

125

Таблица П5.1

Блок регистров специальных функций

Адресация

Символ

Наименование

Адрес

п/п

бит

 

 

 

1

*

ACC

Аккумулятор

0E0H

2

*

B

Регистр-расширитель аккуму-

0F0H

 

 

 

лятора

 

3

*

PSW

Слово-состояние программы

0D0H

4

 

SP

Регистр-указатель стека

81H

5

 

DPTR

Регистр-указатель данных

83H

 

 

 

(DPH)

 

6

 

 

Регистр-указатель данных

82H

 

 

 

(DPL)

 

7

*

P0

Порт 0

80H

8

*

P1

Порт 1

90H

9

*

P2

Порт 2

0A0H

10

*

P3

Порт 3

0B0H

11

*

IP

Регистр приоритетов

0B8H

12

*

IE

Регистр маски прерываний

0A8H

13

 

TMOD

Регистр режима таймера-

89H

 

 

 

счетчика

 

14

*

TCON

Регистр управления/статуса

88H

 

 

 

таймера

 

15

 

TH0

Таймер 0 (старший байт)

8CH

16

 

TL0

Таймер 0 (младший байт)

8AH

17

 

TH1

Таймер 1 (старший байт)

8DH

18

 

TL1

Таймер 1 (младший байт)

8BH

19

*

SCON

Регистр управления приемопе-

98H

 

 

 

редатчиком

 

20

 

SBUF

Буфер приемопередатчика

99H

21

 

PCON

Регистр управления мощно-

87H

 

 

 

стью

 

126

 

 

 

 

 

 

Таблица П5.2

 

 

 

Формат слова состояния программы

 

 

 

 

 

 

 

Символ

Позиция

 

Имя и назначение

п/п

PSW

 

7

C

PSW.7

 

Флаг переноса.

 

 

 

 

 

Устанавливается и сбрасывается аппаратно

 

 

 

 

 

или программно при выполнении арифмети-

 

 

 

 

 

ческих и логических операций

6

AC

PSW.6

Флаг вспомогательного переноса.

 

 

 

 

 

Устанавливается и сбрасывается только ап-

 

 

 

 

 

паратно при выполнении команд сложения и

 

 

 

 

 

вычитания и сигнализирует о переносе или

 

 

 

 

 

заеме в бите 3

5

F0

PSW.5

 

Флаг 0.

 

 

 

 

 

Может быть установлен, сброшен или про-

 

 

 

 

 

верен программой, как флаг, специфицируе-

 

 

 

 

 

мый пользователем

4

RS1

PSW.4

Выбор банка регистров – программно

3

RS0

PSW.3

Выбор банка регистров – программно

2

0V

PSW.2

 

Флаг переполнения

1

 

 

PSW.1

 

Не используется

0

P

PSW.0

Флаг паритета (четности) – аппаратный

 

 

 

 

 

контроль четности аккумулятора в каждом

 

 

 

 

 

 

цикле

 

 

 

 

 

 

Таблица П5.3

 

 

 

Таблица банков регистров

 

 

 

 

 

 

RS1

 

RS0

 

Банк

Границы адресов

 

0

 

0

 

0

00H-07H

 

0

 

1

 

1

08H-0FH

 

1

 

0

 

2

10H-17H

 

1

 

1

 

3

18H-1FH

127

Таблица П5.4

Карта адресуемых бит в РПД

 

Адреса РПД

 

 

 

 

Биты

 

 

 

 

D7

 

D6

D5

D4

D3

D2

D1

D0

 

 

 

 

 

7FH

 

 

 

 

 

 

 

 

 

 

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7F

 

7E

7D

7C

7B

7A

79

78

 

2FH

 

 

 

 

77

76

75

74

73

72

71

70

 

2EH

 

2DH

 

6F

 

6E

6D

6C

6B

6A

69

68

 

 

 

 

 

 

67

66

65

64

63

62

61

60

 

2CH

 

2BH

5F

 

5E

5D

5C

5B

5A

59

58

 

 

 

57

56

55

54

53

52

51

50

 

2AH

 

29H

4F

 

4E

4D

4C

4B

4A

49

48

 

28H

47

46

45

44

43

42

41

40

 

 

 

3F

 

3E

3D

3C

3B

3A

39

38

 

27H

 

 

26H

37

36

35

34

33

32

31

30

 

25H

2F

 

2E

2D

2C

2B

2A

29

28

 

 

 

27

26

25

24

23

22

21

20

 

24H

 

23H

1F

 

1E

1D

1C

1B

1A

19

18

 

22H

17

16

15

14

13

12

11

10

 

 

 

0F

 

0E

0D

0C

0B

0A

09

08

 

21H

 

 

20H

07

06

05

04

03

02

01

00

 

1FH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Банк 3

 

 

 

 

18H

 

 

 

 

 

 

 

 

 

 

17H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Банк 2

 

 

 

 

10H

 

 

 

 

 

 

 

 

 

 

0FH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Банк 1

 

 

 

 

08H

 

 

 

 

 

 

 

 

 

 

07H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Банк 0

 

 

 

 

00H

 

 

 

 

 

 

 

 

 

128

Таблица П5.5

Карта адресуемых бит в блоке регистров специальных функций

 

Адрес РСФ

 

 

 

 

 

 

 

 

 

Биты

 

 

 

 

 

 

 

 

 

 

Имя

 

 

 

D7

 

D6

 

D5

 

D4

 

D3

 

D2

 

D1

 

D0

 

РСФ

 

0F0H

F7

 

F6

 

F5

 

F4

 

F3

 

F2

 

F1

 

F0

 

В

 

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0E0H

E7

 

E6

 

E5

 

E4

 

E3

 

E2

 

E1

 

E0

 

A

 

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0D0H

D7

 

D6

 

D5

 

D4

 

D3

 

D2

 

D1

 

D0

 

PSW

 

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0B8H

 

 

 

BC

 

BB

 

BA

 

B9

 

B8

 

IP

 

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0B0H

B7

 

B6

 

B5

 

B4

 

B3

 

B2

 

B1

 

B0

 

P3

 

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0A8H

AF

 

 

 

AC

 

AB

 

AA

 

A9

 

A8

 

IE

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0A0H

A7

 

A6

 

A5

 

A4

 

A3

 

A2

 

A1

 

A0

 

P2

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

98H

9F

 

9E

 

9D

 

9C

 

9B

 

9A

99

 

98

 

 

SCON

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

90H

 

97

 

 

96

 

 

95

 

 

94

 

 

93

 

 

92

 

 

91

 

 

90

 

 

P1

 

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

98H

 

8F

 

 

8E

 

 

8D

 

 

8C

 

 

9B

 

 

8A

 

 

89

 

 

88

 

 

TCON

 

...

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

90H

 

87

 

 

86

 

 

85

 

 

84

 

 

83

 

 

82

 

 

81

 

 

80

 

 

P0

 

Схема подключения внешней памятиприведена на рис. П5.5.

Рис. П5.5. Схема подключения внешней памяти

129

ПРИЛОЖЕНИЕ 6

Варианты заданий

1. Синтезировать автомат по заданной четырехэлементной последовательности и выполнить его моделирование.

1

 

0–2–0–2

2

 

0–1–3–1

3

 

0–2–3–2

4

 

1–0–1–0

5

 

0–2–0–1

6

 

0–1–0–2

7

 

0–2–0–2–0

8

 

0–1–0–1

9

 

0–2–3–1

10

 

1–0–2–0

11

 

1–0–2–3

12

 

1–0–1–3

13

 

1–3–1–0

14

 

1–3–1–3

15

 

1–3–2–0

16

 

1–3–2–3

17

 

2–3–1–0

18

 

2–3–1–3

19

 

2–3–2–0

20

 

2–3–2–3

21

 

2–0–1–0

22

 

2–0–1–3

23

 

2–0–2–3

24

 

2–0–2–0

25

 

3–2–0–1

26

 

3–2–3–1

27

 

3–1–3–2

28

 

3–1–0–2

29

 

3–1–0–1

30

 

3–2–3–2

31

 

3–1–3–1

 

130

Соседние файлы в папке книги