книги / Микропроцессорные вычислительные устройства в радиотехнике
..pdf
Рис. 1 .2 . Алгоритм работы МП КбОИЩрО
Саше простые команды, нетребующие обращения к памяти,
выполняются в течение |
одного машинного цикла за |
4 |
такта (2 мне) ; |
саш е длинные - в течение 5 машинных циклов за |
18 |
тактов |
|
(9 мко) [2 ] , |
|
|
|
Как уже отмечалось, в первом такте каждого машинного цикла |
|||
МП выдает на шину данных 8-разрядное слово, которое содержит |
|||
признаки выполняемого машинного цикла. |
|
|
|
Содержание этого |
олова приведено в табл. 1 .3 . |
|
|
|
|
|
Таблица 1.3 |
Признак ] |
Содержание признака |
|
|
I N T A
Wо
OUT
IN P
STV4СК
MEMR HLTA
М1
Начало реакции на прерывание Запись в 037 или вывод информации
ША содержит адрес устройства довода, а ВД - выводимую информацию
ША содержит адрес устройства ввода, а на ВД должны быть помещены вводимые данные
Обращение к стековой памяти Чтение данных из 037 Остенов по’ команде
Машинный цикл выборки первого байта команды
Структура многокристального микроцрограшируемого микропроцессора
Структуры микропрограшируемых микропроцессоров отличаются друг от друга значительно больше, чем структуры однокристальных микропроцессоров.
Микропрогракыируеше МП представляют разработчикам вычисли тельных и управляющих сиотем и устройств значительно более широ кое поле деятельности, как в структурном, так ж в архитектурном плане.
В [ 2 ,4 ,7 ] описаны некоторые типы мидошрограшогруешх микропроцессоров.
Рассмотрим состав и структуру микропроцессорного набора серии 1804, дополненного по технологии ТЕПЛ.
Соотав серии IB04 приведен в табл.1 .4 .
|
|
|
Таблица 1*4 |
Обозначение!________Наименование |
|р £ о д о в |^ дД|? ОУЬ> |
||
1604 BCI |
Микропроцеосорная секция |
40 |
I |
1804 БУХ |
(МПС) - 4-раэрядная |
|
|
4-разрядные секции управле- |
28 |
0 ,5 |
|
|
н м ^ ^ е с о м микрокоманд |
|
|
1804 БУ2 |
4-разрядные оекции управле- |
20 |
0 ,5 |
|
( Ж Г С0Мми*Рок<ша^ |
|
|
1804 ВУЗ |
Схема управления следующим |
16 |
0 ,5 |
|
адреоом (УСА) |
|
|
1804 BPI |
lÿxegj ускоренного переноса |
16 |
0*3 |
2В04ИР1 |
4-ре8рядныЙ регистр |
16 |
0 ,5 |
Структура микропроцессорной секции I804BCI (МПС)
Структура охемс I804BC представлена на р и о .1 .3 . МПС имеет оледующие особенности:
возможность |
наращивания разрядности. ( П х 4 ); . |
регистровое |
запоминающее устройство на 1$ 4-разрядных слов |
о двумя каналаш считывания (РЗУ) ;
специальный регистр о собственными цепями одвига ( P rQ )$ одвигатель данных для результата операции ДЛУ при запиои
информации в РЗУ; выработка в АЛУ признаков (переноса, переполнения! знака
и нулевого результата); наличие 3-стабильной «шины вывода;
наличие 2 пер двунаправленных шин сдвига, 4-разряциое АДУ выполняет опередив о шераццами, поотупвю-
цими на входы R и S |
, |
результат выдается по выходу F . АЛУ |
||
шрабвтывает признаки: |
Z |
(нулевой результат), OVF (первпод- |
||
неиие), УЗ (отаршяй разряд, зная числе), |
С4 (переноо). На |
|||
вход в АДУ также поотупает оигнал. |
С О -вхсди ойп ереноо, ф о ? |
|||
мв того, АДУ формирует сигналы S |
i t ? |
(генерации ж распро |
||
странения), которые попользуются для организации ускоренного перевеса в ыиогореврядипй оекцхи о попово» охеш 1804 BPI*
Р и с.1 .3 . Структурная схема KI804BCI
С помощью схемы селекторе источника данных |
(СВД) |
выбирают |
||||
два операнда из возможных пяти источников: D |
(внешние данные |
|||||
с ИЩ), А или В (выходы регистров РгА |
и |
РгВ |
регистрово |
|||
го запоминающего устройства)» Q. (регистр |
P rQ |
) иди |
0 |
(нуле |
||
вой код). |
|
|
|
|
|
|
Считывание из РЭУ производится из регистров» |
адреса |
кото |
||||
рых устанавливаются не адресных входах А0*АЗ и В0*ВЗ, |
Запись в |
|||||
Р37 черев ОДА осуществляется только по адресу» устанавливаемо му на входах ВОтВЗ.
Перед записью в РЭУ и PrQ |
информация может Сыть сдвину |
та влево или вправо о помощью сдвитетелей СНА н СДР, Сигналы |
|
PR0,PR2,PQ0,PQ3 на двунаправленных 3-стабильных выводах МШ |
|
уотанавдиваютоя при сдвигах перед |
запиоью в РЭУ и PrQ , |
Схема выбора данных (СВД) определяет приемник результата. |
|
На выходную З-стабидьную вину данных (УО*УЗ) макет быть подав результат о выхода Р АЛУ или регистра РгА _(РЗУ). Улравдеши выходными вентилями осуществляется оятаалом ОЕ ,
Управление IB04BCI осуществляется разрядами ( 10*18) микро команды, которые с помощью дешифраторов определяют операцию АЛУ (13*15), источник данных (10*12) и приемник результата АЛУ (26* IB).
Управление производится в соответствии о табл, 1,5*
Структура секции управления адресом микрокошвдн ЗВ04ВУ1, ЗВ04ВУ2 (СУAM)
«
Структура СУАМ представлена на ри о,1 .4, Основании блокамв СУ1М являютоя следующие.
Блок выборки адреса» который содержит мультиплексор» о по
мощью сигналов |
SO |
, $1 |
выбирает источник адреса следующей |
микрокоманды ( |
Р гА |
, отек» РгСМК 9 выходы Д0*ДЗ), На выхода |
|
мультиплексора о помощью охвм ШИ (4x1) адрес шкрокоманды мок-
во_модвфицировать о помощью мвокж на входах ORÛ- 0 R 3 |
, |
Црн |
|
2 й ш 0 на выходе СУАМ устанавливавтой нулевой код. |
|
|
|
Счетчик микрокоманды состоит из регжотра |
РгСМК |
я одами |
|
приращения ИНК. При СО • I содержимое счатчиНа |
увеличивается на |
||
Стек оостожт из накопителя, указателя стажа я охам записи, |
|||
считывания. Глубина отека - 4 , Стек управляется си н ел амв |
Ц и |
||
PUP . |
|
|
|
Таблица 1*5
i l I !|ЧцГ*^| |
iHll.i y j W 1!> "Л" » |
■■■’ ■■ |
!■*»«— |
Опе|а^я^АЛУ j |
фие^ш к^ез^ьтата |
Мпфоход |
[Йстучняг* операндов |
£07 |
|||
1 2 |
! |
I I |
. 15 |
S |
и |
•® |
1 t f |
|
0 |
|
0 |
0 |
|
0 |
0I
оI
I |
0 |
I |
0 |
I |
I |
I |
I |
T |
ÏO |
} |
|
\ |
R |
||
! |
1 3 |
j |
|
Î |
16 |
I |
|
|
0 |
|
A |
|
I |
|
A |
|
0 |
|
Q |
|
I |
|
0 |
|
0 |
|
0 |
|
I |
|
ъ |
|
0 |
|
|
|
I |
|
3) |
_I .- ..
!
!
1
S
<?
В
Q
В
A
A
Q 0
! |
КОЛ |
! |
|
R + S + CO
S**R-1+CO
R-S -1 +co R vS
R frS ft* S R ® S ft® 9
1 |
рзу |
; |
|
t* |
СДвйг |
jЗагруз, j |
|
\ |
|
|
|
|
|
» |
|
|
|
É -Ô |
|
|
— |
F-* В |
|
|
вцр. |
t ! 2 * В |
|
|
вир. |
2 Р - * в |
|
|
влево |
|
|
|
влево |
2F~*& |
|
Сдвиг jSarpysj
ЩJ
«rt* p-*fi
«
— «М _ —
БПр# Q/2-+Q
--
влево 2Q-*Q
—
У
ЙЫХ.
£
F
f t
F
F
F
F
F
|
Регистр |
Р гА олукит буфером для хранения адреса, принято |
|||||||||
го по входам |
ftfl-КЗ |
(для |
1804ВУ2 по входам_Д0*ДЗ) « Управление |
||||||||
записью в |
Рг Р |
осуществляется по сигналу |
|
|
|
||||||
|
правление |
1804БУТ, Х804ВУ2 производится сигналами и соот |
|||||||||
ветствии с |
табл.1.6* |
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
Таблица |
2*6 |
S1 |
SÛ |
У |
|
QRi |
ZA |
ОЕ |
Ус |
п |
PUP |
Опарац, в |
от. |
0 |
0 |
СМК |
Ж |
Ж |
I |
Отвл, |
I |
ж |
Откд, |
|
|
0 |
I |
РгЛ |
ж |
0 |
0 |
0 |
0 |
I |
: Содержание СМК |
||
I |
0 |
СгО |
I |
I |
0 |
I |
|
|
записывается в |
||
|
|
Ъ |
|
|
|
|
|
|
|
( Crû ) |
|
I |
I |
|
0 |
I |
О |
А |
о |
0 |
Ш кл.сдв.стека |
||
|
а) |
|
|
|
|
б) |
• |
|
|
‘ в) |
|
|
|
|
|
|
|
|
|
|
|||
Схема управления следующим адресом ЗВ04ВУЗ (УСА)
Схеме 1804ВУЗ предназначена для преобразования адресного поля мпфоксмаддн в набор управляющих сигналов для узлов» входя щих в состав блока микроорохрамтровавваго управления (ВАУ), Оонову охеш 1В04ВУЗ, представленной на рио.Х.5» составляет комби национный преобразователь входного кода (Х0,Х1,Х2,ХЗ»Х4) в сово купность нгходных управляющих сигналов, используемых в ЕМУ. Инсн гие из этих сигналов ( S1 , ВО , F£ , PUP ) предназначена для управления схемой Х804БУ1, 1804ВУ2,
Зункцнонирование схема 1804ВУЗ приведено в табл, 1,7» там же представлена инструкции (мнемокода) управления последовательно стью микрокоманд.
Структура однокристальной микроЭВМ
Достижения мнвроэлвктроники позволили на одном кристалле разместить совокупность блоков, образующих своего режа яажроЭШ, В качестве примере рассмотрим структуру однокристальной
микроЭШ типа KI80HEI, представленную на рис. 1.6*
Процессор шхроЭВМ ссщериит АДУ, девять РШ , блок микропро граммного управления, блок обмена, блок прерываний.