КУРСОВОЙ демультиплексор / ДЕМУЛЬТИПЛЕКСОР БГАА 8-1
.pdf
Выберем интегральную микросхему, которая смогла бы реализовать данный демультиплексор. Такой микросхемой станет CD4051BE.
Дешифратор может выполнять роль демультиплексора, если к его разрешающему входу подключить линию последовательного поступления данных, а на адресные входы дешифратора подавать друг за другом адреса получателей этих данных. Поэтому дешифратор часто называют дешифратором-
демультиплексором. Данная микросхема представлена на рисунке 2.4 [4].
Рисунок 2.4 – Микросхема CD4051BE
Параметры данной микросхемы представлены в таблице 2.2
Таблица 2.2 – Параметры микросхемы
|
Параметры |
|
Значение |
|
|
|
|
|
|
|
Напряжение питания (Vcc) |
|
+5В ±10% |
|
|
|
|
|
|
|
Выходное напряжение лог.0 |
|
<0,4В |
|
|
|
|
|
|
|
Выходное напряжение лог.1 |
|
>2,5В |
|
|
|
|
|
|
|
Ток потребления, max |
|
7мА |
|
|
|
|
|
|
|
Входной ток (1/0) |
|
20/-200мкА |
|
|
|
|
|
|
|
Типовая задержка |
|
28-35нс |
|
|
|
|
|
|
|
Рабочий диапазон температур |
|
-10..+70oC |
|
|
|
|
|
|
|
2.4 Описание работы базового логического элемента |
|||
Логический элемент – элемент, |
осуществляющий определенные |
|||
логические зависимость между входными и выходными сигналами.
11
Рассмотрим также работу базового логического элемента И-НЕ,
представленный на рисунке 2.5.
Рисунок 2.5 – Логический элемент И-НЕ
Логический элемент «НЕ» – это отрицание, инвертор, NOT.
Рисунок 2.6 – Логический элемент НЕ
«НЕ» – логический элемент, выполняющий над входными данными операцию логического отрицания. Данный элемент, имеющий один выход и только один вход, называют еще инвертором, поскольку он на самом деле инвертирует (обращает) входной сигнал
Элемент «ИЛИ» – по-другому, его зовут «дизъюнктор».
Рисунок 2.7 – Логический элемент ИЛИ
Для реализации данной схемы можно использовать одну из технологий:
-ТТЛ;
-КМОП;
-NМОП;
-ДТЛ.
12
Для реализации выберем технологию ДТЛ, по причине ее быстродействия и небольшого размера необходимых логических элементов.
Рисунок 2.7 – Логический элемент НЕ
Рассмотрим элементы ДТЛ подробнее и начнем с элемента НЕ. Во-первых,
необходимый базовый ток для транзистора не отбирается от предыдущего элемента, а формируется резистором в самом элементе. Более того, теперь нет втекающего тока входа, теперь ток вытекающий. Причем максимальное значение вытекающий ток имеет для низкого уровня на входе элемента. Этот ток определяется резистором, а входной диод обеспечивает протекание только вытекающего тока. Диод VD1, который кажется лишним, выполняет весьма важную функцию – увеличивает напряжение для открывания транзистора.
Предположим, что вход соединен в отрицательным выводом источника питания.
При этом на входном диоде падает напряжение соответствующее открытому p-n
переходу. Если нет диода VD1, то это напряжение будет приложено и к переходу база-эмиттер транзистора. И этого напряжения может оказаться достаточно для приоткрывания транзистора, особенно, при повышенной температуре.
Превратить инвертор в элемент 2И-НЕ очень просто. Нужно просто добавить еще один диод. Или несколько, если требуется больше входов.
Нетрудно заметить, что базовым элементом в ДТЛ будет элемент И-НЕ.
13
На рисунке 2.8 представлен элемент И-НЕ на диодно-транзисторной логике.
Рисунок 2.8 – Логический элемент И-НЕ
Элемент ИЛИ на диодах представлен на рисунке 2.9.
Рисунок 2.9 – Логический элемент ИЛИ
Вывод: Таким образом, удалось подобрать базовые логические элементы,
как для функциональной схемы, так и для принципиальной (по диодно-
транзисторной логике). Базовыми логическими элементами выбраны элементы НЕ, И-НЕ и ИЛИ. Но по причине большого размера функциональной схемы демультиплексора, было принято решение реализации схемы при помощи интегральных микросхем, а именно – CD4051BE. Данная микросхема была выбрана из ряда многих по причине ее быстродействия, высокой надежности и
новизны среди аналогов.
14
РАЗДЕЛ 3. РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ
СХЕМЫ ДЕМУЛЬТИПЛЕКСОРА 8→1 И ВРЕМЕННЫЕ ДИАГРАММЫ
ЕГО РАБОТЫ
Для разработки принциальной электрической схемы демультиплексора были взяты полевые транзисторы на ДТЛ –технологии. Принципиальная электрическая схема демультиплексора 8→1 представлена на рисунке 3.1.
Рисунок 3.1 – Принципиальная электрическая схема демультиплексора
8→1
15
В таблице 3.1 представлены полевые транзисторы, которые используются для построения принципиальной схемы.
Таблица 3.1 – Элементы для принципиальной схемы
демультиплексора
Элемент на схеме |
Название элемента |
Количество |
|
|
|
|
|
R1 |
– R10 |
CF-100 |
10 |
|
|
|
|
VD1 |
– VD20 |
1N5400 |
20 |
|
|
|
|
VT1–VT6 |
2N2222A |
6 |
|
|
|
|
|
Временные диаграммы представлены на рисунке 3.2.
Рисунок 3.2 – Временные диаграммы демультиплексора
Все логические переменные, поступающие на вход той или иной комбинационной схемы, могут принимать только два значения, которые в реальных устройствах соответствуют уровням напряжения: уровень 0 и уровень
16
1. Обычно изображение поступающего на вход схемы сигнала и называется временной диаграммой [5].
Временная диаграмма описывает реализацию конкретной схемы.
Наблюдаемые изменения обусловлены переходными процессами,
происходящими в конкретной схеме, а именно выбор определенного выхода демультиплексора в зависимости от кода, подаваемого на входные сигналы.
Вывод: в данном разделе была разработана принципиальная схема демультиплексора на основе ДТЛ технологии. А так же были построены таблица истинности и временные диаграммы его работы.
17
РАЗДЕЛ 4. РАСЧЕТЫ: БЫСТРОДЕЙСТВИЯ, ПОТРЕБЛЯЕМОЙ МОЩНОСТИ, ПОМЕХОУСТОЙЧИВОСТИ, НАГРУЗОЧНОЙ СПОСОБНОСТИ, РАБОЧЕГО ЗНАЧЕНИЙ ПЛОТНОСТИ ТОКА В ПРОВОДНИКАХ НА ПЕЧАТНОЙ ПЛАТЕ, НАДЕЖНОСТИ
Расчет быстродействия производится по формуле:
1,0 |
0,1 |
(4.1) |
tзад.ср 0,5 (tзад tзад ), |
|
|
где t1,0зад – время задержки сигнала при переходе с 1 на 0; tзад0,1 – время задержки сигнала при переходе с 0 на 1.
Подставив в формулу 4.1:
tзад.ср 35(нс), |
(4.2) |
Расчет потребляемой мощности производится по формуле:
Pпот im1Pmax ni 1 2,1 2,1(мВт), |
(4.3) |
где Pmax – максимальная потребляемая мощность интегральной микросхемой; n – количество интегральных микросхем;
m – число различных типономиналов интегральных микросхем.
Плотность тока в проводнике можно рассчитать по формуле:
J |
I |
, |
(4.4) |
S |
|
||
|
|
|
где I – это сила тока в проводнике;
S – площадь сечения проводника.
18
В таблице 4.1 представлены соотношения площади сечения проводника и силы тока.
Таблица 4.1 – Соотношения силы тока и площади сечения проводника
Параметр |
|
|
|
Значение |
|
|
|
|
|
|
|
|
|
|
|
|
|
Ширина дорожки, мм |
0,5 |
1,0 |
1,25 |
2,5 |
5,0 |
7,5 |
10 |
0,5 |
|
|
|
|
|
|
|
|
|
Сечение кабеля, мм2 |
0,015 |
0,03 |
0 04 |
0,075 |
0,15 |
0,22 |
0,3 |
0,015 |
|
|
|
|
|
|
|
|
|
Сила тока, А |
0,031 |
0,09 |
0,15 |
0,19 |
0,4 |
0,6 |
08 |
0,031 |
|
|
|
|
|
|
|
|
|
Площадь сечения проводника в данном случае равна 0,5 мм2, чему соответствует сила тока равная 0,031 А. Подставив полученные данные в формулу 4.4, получим плотность тока в проводнике равную [6]:
J |
0,031 |
6,2( |
А |
), |
(4.5) |
|
0,005 |
|
мм2 |
|
|||
|
|
|
|
|
||
Вывод: В данном разделе были произведены расчеты быстродействия микросхем, а также потребляемую мощность микросхем. Общее быстродействие
35 нс, для микросхемы на ДТЛ логике быстродействие находится на хорошем уровне. Потребляемая мощность микросхем 2,1 мВт отвечает техническим требованиям, заданным в курсовом проекте.
19
РАЗДЕЛ 5. КОНСТРУКТИВНАЯ ЧАСТЬ
5.1 Технология изготовления печатной платы
Печатная плата – это один или более слоев диэлектрика, на котором сформирована хотя бы одна токопроводящая цепь. Вообще, все методы изготовления печатных плат можно разделить на две большие категории:
аддитивные и субтрактивные. Примером субтрактивной технологии является всем известный ЛУТ (Лазерно-утюжная технология) и его вариации. В процессе создания печатной платы по этой технологии мы защищаем будущие дорожки на листе стеклотекстолита тонером от лазерного принтера, а затем стравливаем все ненужное в хлорном железе.
Аддитивные методы основаны на избирательном осаждении токопроводящего покрытия на диэлектрическое основание, на которое предварительно может наноситься слой клеевой композиции.
Субтрактивные методы. По субтрактивной технологии рисунок проводников получается травлением медной фольги по защитному изображению в фоторезисте или металлорезисте. Субтрактивный метод получения рисунка проводников ПП основан на травлении медной фольги по защитной маске. Из-за процессов бокового подтравливания меди под краями маски поперечное сечение проводников имеет форму трапеции, расположенной большим основанием на поверхности диэлектрика.
Методы нанесения рисунка ПП. Основными методами, применяемыми в промышленности для создания рисунка печатного монтажа, являются офсетная печать, сеткография и фотопечать. Выбор метода определяется конструкцией ПП, требуемой точностью и плотностью монтажа, производительностью оборудования и экономичностью процесса.
Метод офсетной печати состоит в изготовлении печатной формы, на поверхности которой формируется рисунок слоя. Форма закатывается валиком трафаретной краской, а затем офсетный цилиндр переносит краску с формы на подготовленную поверхность основания ПП.
20