Лабораторная работа №13 Исследование цифровых сигналов и портов

Цель работы: Изучение цифровых компонентов различной «логики» (ТТЛ, КМОП), правила совместного использования.

Задание 1.13.1. На ТТЛ логике построить схему логического элемента «НЕ», для выполнения лабораторного задания собрать схему, приведенную на рисунке 1.13.1. В отчет вставить осцилограммы логического элемента, где к каналу А подключить входные значения, а к каналу В – выходные, а также создать символ для данного компонента в меню Edit Symbol, пример которого приведен на рисунке 1.13.2. Также описать работу схемы и как влияют номиналы резисторов на выходной сигнал.

Рисунок 1.13.1 Схема для моделирования инвертора на ТТЛ логике

Рисунок 1.13.2 Пример логического элемента «НЕ» на ТТЛ логике, созданный с помощью Edit Symbol

Построить передаточную характеристику инвертора, используя DC Sweep Analysis. С помощью осцилографа, определить время задержки распространения сигналачерез ТТЛ инвертор, собрав схему из 4-х таких же инверторов, приведеную на рисунке 1.13.3.

Рисунок 1.13.3 Схема для измерения задержки распространения сигнала

Задание 1.13.2. Создать схему, приведенную на рисунке 1.13.4.

1)В этой схеме вкачестве ТТЛ элементов использовать библиотечные элемнты среды multisim серии 74S, а в качестве элементов КМОП использовать логические элементы серии 74HC.

В отчет вставить осцилограммы с выходов ТТЛ и КМОП, измерить высокий и низкий уровни напряжений с выходов микросхем.

Рисунок 1.13.4. Определение уровней напряжения ТТЛ и КМОП элементов

2) В схему на рисунке 1.13.4 к каждому выходу подключитьпо 5 таких жеэлементов (т.е. получится на схеме 12 элементов), в отчет добавить полученные осцилограммы, и оценить влияние нагрузочных элементов на время переключения. Сравнить с результатами измерений в задании 1.13.1.

3) В схему на рисунке 1.13.4 добавить резистивные нагрузки используя следующие номиналы резисторов:1 КОм, 500 Ом, 300 Ом, 100 Ом подключенные к цепи питания VCC (+5В) и к GND (0В).

Задание 1.13.3. Для проверки взаимной совместимости входов и выходов ТТЛ и КМОП собрать схему, приведеннуюна рисунке 1.13.5.

Рисунок 1.13.5. Схема пля анализа взаимной совместимости входов и выходов ТТЛ и КМОП

Элементы U1A, U2A, U3A позволяют проверить совместимость выходов ТТЛ со входами ТТЛ и КМОП. Элементы U4A, U5A, U6A проверяют совместимость выхода КМОП с входами ТТЛ и КМОП. Переключатели S1 и S2 обеспечивают при замыкании предельно допустимые уровни цифровых сигналов.

Задание 1.13.4. Для выполнения лабораторного задания построить схему, приведенную на рисунке 1.13.6. Здесь используются три библиотечных элемента: инверторы ТТЛ и КМОП логики и триггер Шмитта, необходимо определить их пороговые значения, используя установки функционального генератора в режиме пилообразного сигнала, приведенные ниже.

В данной схеме используется функциональный генератор XFG1, в настройках которого следует указать амплитуду 2,5 В и смещение 2,5, которые дадут размах от 0В до 5В, частоту установить1 кГц. Для удобства измерения используем 3 осциллографа, на вход «А» у каждого подключен исходный пилообразный сигнал, а на вход «В» - выходной сигнал логического элемента. Уровень срабатывания входа определяем по точке пересечения «наклонной линии» входного сигнала и вертикальной линии фронта (перепада) выходного сигнала. Измерения удобно выполнять, совместив маркеры осциллографа с линиями фронтов выходного сигнала.

Рисунок 1.13.6 Определение пороговых значений цифровых сигналов

Результаты занести в таблицу 1.13.1 для каждого элемента и сравнить.

Таблица 1.13.1 – Результаты измерений

Элемент	U2A(74S04D)	U1A(74HC04D_4V)	U3A(74HC14N_4V)
Uвх
Uвых