книги / Схемотехника. Моделирование цифровых автоматов в САПР Ковчег
.pdfАналогично можно получить схему деления на образующий полином. Правильность работы схемы деления подтверждается временной диаграммой (рис. 3).
Рис. 3. Тесты для делителя на G = x3 + x + 1
Полученные уравнения позволяют определить вид соответствующего последовательностного устройства – умножителя полиномов, основанного на D-триггерах и элементах сложения по модулю 2. Действительно, если информация передаётся последовательным кодом, надо и умножать последовательно.
Подготовим тест для собранной схемы (рис. 4 и рис. 5). Правильность схемы можно увидеть на временной диаграмме (рис. 4).
Рис. 4. Схема умножения на образующий полином G = х3 + х + 1
41
Рис. 5. Тест для полинома G = х3 + х + 1
Рис. 6. Диаграмма для полинома G = х3 + х + 1
2. Деление полиномов
По аналогии с умножением вводится операция деления полиномов.
При делении необходима операция вычитания по модулю 2, однако результат этой операции совпадает с результатом суммы по модулю 2.
Например:
x6 x4 x 1 x3 x 1
x6 x4 x3 |
x3 1 |
x3 x 1
0 – остаток.
Здесь используется суммирование по модулю 2, поэтому
х6 + х6 = 0, аналогично х4 + х4 = 0, х3 + х3 = 0, х + х = 0, 1 + 1 = 0.
42
Таким образом: если А – делимое (д), G – делитель = х3 + х + 1, то разряды частного (чст) и остатка (ост) определяются так:
1чст = х3д х5д х6д
хчст = х4д х6д х2чст = х5д х3чст = х6д.
Остаток:
1ост = 1д х3д х5д х6д хост = хд х3д х4д х5д х2ост = х2д х4д х5д х6д.
Нулевой остаток указывает на отсутствие ошибки. Такие уравнения позволяют построить схемы – делители на образующий полином.
Получим последовательностное устройство – делитель полиномов на базе D-триггеров и элементов сложения по модулю 2 (рис. 7).
Рис. 7. Последовательностный делитель на G = х3 + х + 1
43
Подготовим данные для временного моделирования нашего последовательностного делителя (рис. 8).
Рис. 8. Тесты для делителя на G = х3 + х + 1
Выполним временное моделирование делителя (рис. 9).
Рис. 9. Диаграмма для делителя на G = х3 + х + 1
44
Практическая работа № 6 РЕАЛИЗАЦИЯ СХЕМЫ УМНОЖЕНИЯ ЦЕЛЫХ ЧИСЕЛ
Библиотеки элементов создаются на транзисторном уровне исходя из возможностей определенных технологий. Чем меньше технологический процесс, тем меньшее количество транзисторов можно объединить в цепочки. Следовательно, меньше количество вариантов базовых библиотечных элементов. На основе этих элементов можно разрабатывать даже достаточно сложные устройства, но, как правило, сначала разрабатываются примитивы – элементы, которые не вошли в базовую библиотеку, но могут быть использованы в качестве готовых блоков в устройствах. Например, 4-разряд- ные сумматоры, умножители, регистры и т.д.
Если речь идет об интегральных микросхемах малой степени интеграции (ИМС), то на основе базовых элементов разрабатываются все остальные ИМС серии.
Дано: Два двоичных четырехразрядных числа {A (a1, a2, a3, a4), B (b1, b2, b3, b4) }. Доступные элементы – инвертор, 2-И-НЕ, 2-ИЛИ- НЕ, Full-adder, Half-adder, источники питания, индикаторы и ключи.
Получить: устройство, осуществляющее умножение чисел A и B и вывод результата в виде числа C.
Ход выполнения работы
Выполним абстрактный синтез и получим ПФ для умножителя 4х4:
|
|
|
|
|
|
|
|
|
|
|
|
|
a1b3 |
a2b3 |
a3b3 |
|
|
a1a2a3 |
|
|
|
a b |
a1b2 |
|
a2b2 |
a3b2 |
|
||||
A B C |
|
|
b b b |
|
|
|
|
a |
b |
|
a b |
|
|
||
|
|
1 2 3 |
|
|
1 1 |
|
2 1 |
|
3 1 |
|
|
||||
c c c c c c |
|
c c c c c c |
|||||||||||||
|
|
|
|||||||||||||
|
1 |
2 |
3 |
4 |
5 |
6 |
|
|
1 |
2 |
4 |
4 |
5 |
6 |
Легко видеть, что умножение выполняется в два этапа: на первом этапе получаются частные произведения множителя и множимого через операцию логическое «И» (таблица), а на втором этапе полученные частные произведения суммируются.
45
Таблица истинности функции «конъюнкция»
a |
b |
F (ab) |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
Результат умножения представляет собой число размерностью, равной сумме размерностей операндов. Как правило, так как размерности операндов совпадают, для записи результата требуется в два раза больше разрядов.
Существует два способа реализации аппаратного умножения – матричный умножитель за один такт и конвейерное умножение. Причем в качестве этапов конвейера можно брать как умножениесложение частных произведений, так и умножение целых чисел. Для реализации умножения за один такт требуется матрица для вычисления частных произведений размерностью N×M, где N и M это количество разрядов множимого и множителя и соответствующее количество сумматоров (рисунок).
Рис. Схема функциональная электрическая «Матричный умножитель»
46
СПИСОК РЕКОМЕНДУЕМОЙ ЛИТЕРАТУРЫ
1.Сайт НПК ТЦ. – URL: http://www.tcen.ru/rus/about/history/ (дата обращения: 21.08.2017).
2.Сайт разработчика САПР Ковчег. – URL: http://www.asic.ru/index.php?option=com_content&view=article&id=10&Itemid=30 (дата обращения: 07.05.2019).
3.Сайт общих сведений о САПР Ковчег. – URL: http:// www.asic.ru/images/stories/sapr/01.pdf (дата обращения: 07.05.2019).
4.Абонентские шифраторы «КРИПТОН». – URL: (дата обращения: 07.05.2019).
5.Сайт микросхем заказных и полузаказных больших интег-
ральных схем ASIC. – URL: http://asic.ru (дата обращения: 07.05.2019).
6.Библиотека функциональных ячеек для проектирования полузаказных микросхем серий 5503 и 5507 / А.Н. Денисов, Ю.П. Фомин, В.В. Коняхин, Р.А. Федоров; под общ. ред. А.Н. Сау-
рова. – М.: Техносфера, 2012. – 304 c.
7.Ермак М. Российские микроконтроллеры с ядром Cortex [Электронный ресурс]. – URL: https://www.milandr.ru/upload/smi/sovremennye_rossiyskie_32_kh_razryadnye_mk_s_yadrom_arm_cortex_m3.pdf (дата обращения: 07.05.2019).
8.ГОСТ 28147-89. Системы обработки информации. Защита криптографическая. Алгоритм криптографического преобразования – Техэксперт [Электронный ресурс]. – URL: http://docs.cntd.ru/document/1200007350 (дата обращения: 07.05.2019).
9.САПР «Ковчег 3.0» для проектирования микросхем на БМК серий 5503, 5507, 5521 и 5529 / С.В. Гаврилов, А.Н. Денисов, В.В. Коняхин, М.М. Макарцева. – М., 2013. – 295 с.
10.Quartus II Help v11.1 > enum_encoding VHDL Synthesis Attribute. – URL: http://quartushelp.altera.com/11.1/mergedProjects/hdl/ vhdl/vhdl_file_dir_enum_encoding.htm (accessed 7 May 2019).
11.Тюрин С.Ф., Громов О.А., Греков А.В. Реализация цифровых автоматов в системе Quartus фирмы Altera: лаб. практикум. – Пермь: Изд-во Перм. нац. исслед. политехн. ун-та, 2011. – 133 с.
12.Математическая логика и теория алгоритмов. Моделиро-
вание логики: учеб. пособие / C.Ф. Тюрин, Д.Р. Валеев, А.В. Мазу-
47
нина, В.А. Суворова, А.А. Чесноков; под ред. С.Ф. Тюрина; Перм. гос. нац. исслед. ун-т. – Пермь, 2015. – 176 с.
13.Тюрин С.Ф., Каменских А.Н., Зобнина О.А. Использование в учебном процессе отечественной системы автоматизированного проектирования (САПР) «Ковчег» // Вестник Пермского университета. Сер.: Математика. Механика. Информатика. – 2018. –
№2 (41). – С. 75–79.
14.Зобнина О.А., Каменских А.Н., Тюрин С.Ф. Синтез конечного автомата с использованием отечественной САПР «Ковчег» // Автоматизированные системы управления и информационные технологии: материалы всерос. науч.-техн. конф.: в 2 т. – Пермь, 2018. – С. 28–32.
48
Учебное издание
Каменских Антон Николаевич, Зобнина Ольга Александровна, Тюрин Сергей Феофентович
СХЕМОТЕХНИКА. МОДЕЛИРОВАНИЕ ЦИФРОВЫХ АВТОМАТОВ В САПР «КОВЧЕГ»
Учебно-методическое пособие
Редактор и корректор И.А. Мангасарова
Подписано в печать 24.11.2020. Формат 60×90/16.
Усл. печ. л. 3,06. Тираж 28 экз. Заказ № 113/2020.
Издательство Пермского национального исследовательского
политехнического университета.
Адрес: 614990, г. Пермь, Комсомольский проспект, 29, к. 113.
Тел. (342) 219-80-33.