Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

книги / Элементы свербольших интегральных схем

..pdf
Скачиваний:
0
Добавлен:
20.11.2023
Размер:
23.52 Mб
Скачать

плотность упаковки возрастает до 1200 лэ/мм2, минимальная задержка рас­ пространения уменьшается до 2 нс, а минимальная работа переключения —• до 15 фДж (при Лвых=1, Un.n-l В).

Для снижения площади транзисторов важное значение имеет разработка новых методов изоляции. Боковые изолирующие об­ ласти, получаемые методом локального окисления, имеют доволь­ но большую ширину вследствие изотропности процесса окисления (окисление 'происходит не только вглубь, но и вбок, под маску). Площадь транзистора может быть снижена при изоляции U-об- разными канавками, заполненными поликристалличееким крем­ нием '[114— 1115]. Оба метода .сравниваются на рис. 5.18: U-образ- ные канавки получают, применяя последовательно анизотропное травление и реактивное травление распылением. Каналоограничи­ тельные р+-области формируют локальным ионным внедрением бора после вытравливания канавок. Затем на их стенках выращи­ вается термический окисел, осаждается тонкий слой нитрида кремния, в углублении осаждается поликристаллический кремний и проводится выравнивание поверхности химическим травлением.

Ниже приведены основные параметры для двух методов изоляции при поверхностной концентрации доноров в скрытом п+-слое, равной 3 -1019 см-3, толщине этого слоя 1 мкм, концентрации акцепторов в каналоограничительной области 5*101в см~3 и толщине этой области 1 мкм.

 

 

 

 

 

Изоляция

Изоляция

 

 

 

 

 

U-образными

углубленным

 

 

 

 

 

канавками

окислом

Минимальное расстояние между элементами, мкм

3

5

Напряжение изоляции, В:

 

50

25

пробой

перехода ................................................

области .

прокол

каналоограничительной

50

7

Удельная

емкость

боковых стенок,

фФ/мкм .

0,15

0,9

Емкость

коллектор — подложка для транзистора

20

80

малых

размеров,

ф Ф .........................................

 

Поскольку в структуре с U-образной канавкой исключен р+-п+ переход

между скрытым

-слоем и каналоограничительной областью,

характерный для

структуры с

углубленным окислом

(рнс. 5.18,6),

повышается

как напряжение

пробоя изолирующего р~п перехода, так я напряжение прокола каналоограннчительной области, а также уменьшается удельная емкость боковых стенок изолирующего перехода. Расстояние между соседними транзисторами может быть уменьшено до 3 мкм.

Рис. 5.18. Структу­ ра изолирующей области при изоля­ ции U-образиыми канавками (а) и углубленным окис­ лом (б). Все раз­ меры приведены в микрометрах

18. Sasaki N.

Effect

of

silicon film

thickness on threshold voltage of sn s .

MOSFET.

— Sol.

St.

Electronics,

1979, v. 22, N 4, p. 417-421.

19. Kowshik V., Duinin D. J. Subthreshold condition in silicon on saDDhire tran­ sistors. - IEEE Trans., 1981, v. ED-28, N 9, p. 993-1003.

20. Зи С. М. Физика полупроводниковых приборов: Пер. с англ./Пол вел

А. Ф. Трутко. — М.: Энергия, 1973.— 655 с.

21.Кроуфорд Р. Схемные применения МОП-транзисторов: Пер. с англ/Пол ред. М. С. Сонина. — М.: Мир, 1970.— 183 с.

22.

Joint special issue on very large scale

integration./Ed.

by

H.

Friedrich,

 

W. F. Kosonocky,

T. Yokuyama. — IEEE

J.,

1982,

v. SC-17,

N 2,

p. 103—

 

434.

 

 

 

 

 

 

 

 

 

23.

Klaassen F. M., Groot W. C. Modeling

of

the

scaled-down

MOS-transis-

24.

tors.— Sol. St. Electronics, 1980, v. 23, N 3, p. 237—242.

 

 

 

channel

Nakamura T.f Yamamoto M., Ishikawa H., Shinoda

M. — Submicron

 

MOSFET’s logic

under punchthrough. — IEEE

J.,

1978,

v.

SC-13,

N 5,

p.572— 577.

25.Eitan B., Frohman-Bentchkowsky D. Surface condition in short-channel MOS

devices as a limitation to VLSI scaling. — IEEE Trans., 1982, v. ED-29, N 2,

p.254—264.

26.Troutman R. R. Subhreshold desing consideration for insulated gate field-ef­ fect transistors. — IEEE J., 1974, v. SC-9, N 2, p. 55-61.

27.Klaassen F. M. Design and performance of micron size devices. — Sol. St.

28.

Electronics.,

1978, v. 21,

N 3,

p. 565—571.

integration/Ed. by H. Friedrich,

Joint special

issue

on

very

large scale

29.

W. F. Kosonocky, T. Sugano. — IEEE J.,

1979, v. SC-14, N 2, p. 178—525.

Eitan B., Frohman-Bentchkowsky D., Shappir J. Holding time degradation in

 

dynamic

MOSRAM

by

injection-induced

electron currents. — IEEE Trans.,

 

•1981, v.

ED-28, N 12, p.

1515-4519.

 

30.Special issue on hot electron effect in short-channel devices./Ed. by D. K- Fer­ ry, H. L. Grubin. — IEEE Trans., 1981, v. ED-28, N 8, p. 903-983.

31.Ohta K. A high-speed logic LSI using diffusion self-aligned enhancement-dep­

letion MOS IC. — IEEE J., 1975, v. SC-10, N 5, p. 314—321.

32. Чен Д., Максвелл Д., Машинске Д. и др. Динамическое ЗУПВ емкостью 64К с большими запасами работоспособности. — Электроника, 1981, т. 54,

№ 8, с. 62—69.

33.Matsue S., Yamamoto Н., Kobayashi К. at al. А 256 kbit dynamic RAM.— IEEE J., 1980, v. SC-15, N 5, p. 872—874.

34. Мохен Pao Д., Уайт Л., Госсен

P. Эпитаксиальный слой устраняет влия­

ние паразитных зарядов в МОП

ЗУПВ. — Электроника, 1981, т. 54, № 13,

. с. 20—24.

 

35. Гош Д. Новые достижения технологии полупроводниковых ЗУ и логичес­ ких БИС на европейской конференции по ИС 1981 г. — Электроника, 1981,

т. 54, № 18, с. 84—86.

36.Берисфорд Р. Первые промышленные варианты ЗУПВ емкостью 256К.—

Электроника, 1982, т. 55, № 5,

с. 3.

'

37 Rideout V. L. One-device cells

for

dynamic random-access memories: a tu­

torial.— IEEE Trans., 1979, v. ED-26, N 6, p. 839—852.

38. Chatterjee P. K., Taylor G. W., Easley R. L. at al. A survey of

high density

dynamic

RAM cell

concept. — IEEE Trans., 1979, v. ED-26, N 6,

p. 827—839.

39. Поса Д.

ЗУПВ с

тремя слоями поликремння. — Электроника,

 

1981, т. 54,

13, с. 7.

40.Поса Д. Прогноз развития техники и технологии динамических ЗУПВ

большой и сверхбольшой емкости. — Электроника, 1980, т. 53,

12,

с. 24—29.

41.Ohta К., Yamada К., Shimizu К. at al. Quadruply self-aligned stacked highcapacitance RAM using Ta2Os high-density VLSI dynamic memory.— IEEE Trans., 1982, v. ED-29, N 3, p. 368—376.

42.

Sakurai J. An experimental study

of the BO-MOS

dynamic RAM cell. —

43.

IEEE Trans., 1981, v. ED-28, N 10,

p. 1178— 1182.

дальнейшего совершеи-

Кейпис. Новые ЗУ и логические

БИС — результат

'165

92.

Joint special issue on GaAs IC’s./Ed. by J. E. Davey, J. G.

Oakes. — IEEE

93.

Trans., 1982, v. ED-29, N 7,

p. 1029— 1142.

 

Goronkin

H., Birrittella M.

S., Seelbach W. C. at al. Backgating and light

 

sensivity

in ion-implanted

GaAs integrated circuits. — IEEE

Trans., 1982,

v.ED-29, N 5, p. 845—850.

94.Волков В. А., Гродненский И. M. Двумерный электронный газ в гетеро­

 

переходе: Свойства и применения. — Микроэлектроника, 1982,

т. 11,

вып. 3,

 

с. 195—207.

 

 

 

a gaz

d’elect-

95. Linh N. Т., Delagebeaudeuf D.f Delescluse Р. et al.. Transistor

 

rons bi-dernensional: applications

en hyperfrequence et en logique

ultra-rapi-

96.

de. — Rev. Techn. Thomson-CSF,

1983, v. 15, N 1, p. 155— 181.

 

density. —

New device structures and III—V materials will boost chip speed,

97.

Electron. Design, 1983, v. 31, N 2, p. 47—50.

AlGaAs — GaAs

two

dimensio­

Delagebeaudeuf

D., Linh N. T. Metal — (n)

 

nal electron gas

FET. — IEEE Trans., 1982,

v. ED-29, N 6, p.

955—960.

98.Алексенко А. Г., Шагурнн И. И. Микросхемотехника. — М.: Радио и .связь, 1982. — 414 с.

99.Наумов Ю. Е. Интегральные логические схемы.— М.: Сов. радио, 1970.— 432 с.

100.Векшина Е. В., Фурсин Г. И. Биполярные активные элементы БИ С.— Электронная промышленность, 1981, № 4, с. 4— 14.

101.Аваев Н. А., Дулин В. Н., Наумов Ю. Е. Большие интегральные схемы с

102.

инжекционным питанием. — М.: Сов. радио, 1977. — 247 с.

Лохстрох Я. Приборы и схемы для

(С) БИС на биполярных транзисто­

103.

рах.— ТИИЭР, 1981, т. 69, № 7, с. 47—61.

Райс Д. Создание высококачественных цифровых БИС и СБИС по техно­

104.

логии «Изопланар-S ».— Электроника,

1979, т. 52, № 25, с. 35— 41.

Орликовский А. А. Перспективы быстродействующих биполярных интеграль­

 

ных схем. — Микроэлектроника, 1981,

т. 10, вып. 3, с. 195—205.

105.Tang D. D., Solomon Р. М. Bipolar transistor design for optimized powerdelay logic circuits. — IEEE J., 1979, v. SC-14, N 4, p. 679—684.

106.Tang D. D., Solomon P. M., Ning T. H. at al. l,25pm deep-groove-isolated

107.

self-aligned

bipolar circuits. — IEEE J.,

1982,

v.

SC-17, N 5,

p. 925— 931.

Nagata

M.,

Okada Y. The potential for bipolar

V LSI.— Jap. J. Appl. Phys.,

108.

1982, v. 21,

Suppl. 21— 1, p. 21—25.

 

 

 

 

logic (I2L ) .—

Mulder

C.,

Wulms H. E. J. High speed integrated injection

109.

IEEE J.,

1976, v. SC-11, N 3, p. 379—385.

 

by P.

R. Gray. — IEEE J.,

Special

issue on integrated injection logic./Ed.

110.

1977, v. SC-12, N 2, p. 90— 212.

 

 

 

 

transistor with

Nakamura T., Miyazaki T., Takahashi S. at al. Self-aligned

 

sidwell

base

electrode. — IEEE J., 1982, v. SC-.17, N

2, p.

226—230.

 

111.

Sakai

T., Yamamoto Y.t Kobayashi Y. at al. A 3-ns I-kbit RAM using

super

 

self-aligned

process technology. — IEEE

J., 1981,

v. SC -16,'N

5, p. 424—429.

112. Yamauchi H., Nikaido T., Nakashima T. at. al. Ons 8 x 8 multiplier

LSI

using

 

super self-aligned process technology. — IEEE J., 1983, v. SC-18, N

1, p. 204—

113.

210.

 

 

Isaac R. D., Solomon P. M. at al. Self-aligned bipolar transistors

Ning T. H.,

 

for high-performance and

low-power-delay

VLSI. — IEEE

Trans.,

1981,

 

v. ED-28, N 9, p. 1010— 1013.

 

 

 

 

 

for

high

114. Tamakai Y.,

Kure T., Shiba T. at al. U-groove isolation technology

 

density

bipolar LSI’s .— Jap.

J. Appl.

Phys.,

 

1982,

v. 21,

Suppl.

21— 1,

115.

p. 37—40.

P. Достижения в области полупроводниковых приборов

и ИС

Берисфорд

 

на международной конференции по электронным приборам

1982

г. — Элек­

 

троника, 1982, т. 55, № 25, с. 37—48.

 

 

 

 

 

 

 

116. Шагурнн И. И., Петросянц К. О. Проектирование цифровых микросхем на

элементах

инжекционной логики. — М.:

Радио и связь,

1984. — 232 с.

*17. Joint special issue on very large

scale

integration/Ed.

by

P. Chatterjee,

R. Oakley,

M. Watanabe. — IEEE

J., 1985, v. SC-20, №

1, p.

1— 462.