Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
КУРСОВОЙ КОМБИНИР. СХЕМА ПАМЯТИ / КП КОМБИнированная схема памяти.docx
Скачиваний:
0
Добавлен:
25.04.2024
Размер:
746.93 Кб
Скачать

3 Выбор элементной базы памяти озу и пзу

Самым низким уровнем памяти является триггер. Из триггеров собираются регистры, а на базе их – микросхемы памяти. Таким образом, в данном проекте в качестве базовых элементов будут использоваться схемы памяти. К тому же, возникает необходимость дешифрации, что неотъемлемо требует наличия дешифратора.

Схема памяти представляет собой интегральную микросхему, содержащую в себе накопитель и схему обрамления, включающую дешифратор выбора адресов, элементы управления режимами работы и формирователи сигнала для работы с внешними схемами. В качестве ОЗУ в данном проекте будет использоваться статическое ОЗУ (СОЗУ), так как СОЗУ обладают высоким быстродействием. Условно-графическое обозначение (УГО) СОЗУ изображено на рисунке 3.1.

Рисунок 3.1 – УГО статического ОЗУ

Что касается ПЗУ, то будет использоваться ПЗУ следующего вида. УГО используемых ПЗУ изображены на рисунке 3.2.

Рисунок 3.2 – УГО используемого ПЗУ

В результате была рассмотрены и проанализированы схемы работы запоминающих элементов разрабатываемой схемы памяти.

4 Алгоритм увеличения разрядности чисел в памяти

Как правило, разрядность данных одной ИМС памяти, оказывается недостаточной для хранения слова большой разрядности. Особенно это относится к ОЗУ, имеющим более сложную структуру запоминающего элемента, занимающего большее, нежели у ПЗУ, место на кристалле ИМС и хранящего часто лишь одноразрядные слова. Необходимая разрядность при этом обеспечивается соединением нескольких однотипных ИМС по следующим правилам:

- на адресные шины всех ИМС параллельно подается один и тот же код адреса;

- управляющие сигналы (выбора кристалла и управление записью и чтением) подаются на все ИМС одновременно;

- каждая ИМС хранит свой разряд слова данных.

Пример увеличения разрядности ОЗУ можно наблюдать на рисунке 4.1.

Рисунок 4.1 – Пример увеличения разрядности схемы памяти

Таким образом, образуется общая шина данных, адрес по которой одновременно подается на все ИМС: в данном примере – 10-разрядный адрес. Так как одновременно с адресом на все ИМС подается разрешающий сигнал и сигнал записи либо считывания, то все ИМС в схеме работают. В результате, каждая ИМС выдает на выходе данные из ячеек, к которым было обращение, а обращение было с одинаковым адресом в каждую ИМС. В данном случае, на выходе каждой ИМС будет появляться один разряд 8‑миразрядного слова. Все эти разряды поступают на шину данных, в результате чего образуется данное слово. По той же шине данных производится и процесс записи слов в память. Процесс аналогичен считыванию.

В результате был рассмотрен алгоритм увеличения разрядности чисел в памяти.

5 Алгоритм увеличения информационного объема памяти

Встречаются также случаи, когда разрядность памяти удовлетворяет требованиям, однако в схему памяти необходимо записать большое количество слов, которые не занимают достаточно большой объем памяти, и, фактически, одна ИМС не может сохранить все эти слова. Для этого существует алгоритм наращивания информационного объема памяти. Он также состоит из ряда правил, которые необходимо соблюдать:

  • все одноименные разряды шины данных включаются параллельно в каждую ИМС;

  • младшие разряды шины данных подаются на каждую ИМС параллельно;

  • все управляющие сигналы, кроме сигнала выбора ИМС, подаются на все ИМС одновременно;

  • сигнал выбора кристалла для каждой ИМС свой: он снимается с выхода дешифратора, на который подаются старшие разряды адреса.

Пример наращивания информационного объема схемы памяти изображен на рисунке 5.1.

Рисунок 5.1 – Пример наращивания информационного объема памяти

Как видно на рисунке 5.1, адрес состоит из 16 разрядов, а каждая ИМС рассчитана на 256 Байт. Восемь младших разрядов адреса подаются параллельно на каждую ИМС. Так как всего в схеме 4 ИМС, т. е. необходимый информационный объем равен 1024, то для реализации такой схемы необходимо 4 сигнала выбора кристалла, а для реализации 4 различных сигналов необходим дешифратор с 2 адресными входами. На дешифратор подаются 9 и 10 разряды адреса. Разряды адреса с 11 по 16 в данной схеме не включены. Таким образом, в зависимости от значений 9 и 10 разряда будет выбираться нужная ИМС. Так как разрядность слов достаточная, то все выходы данных ИМС параллельно подключены к шине данных.