Раздел 3. Разработка функциональной схемы последовательного регистра

Сдвигающий регистр – это группа триггеров, соединенных таким образом, что информация из каждого триггера может передаваться в следующий триггер, сдвигая код, записанный в регистре [3].

В зависимости от направления сдвига различают регистры:

- со сдвигом вправо (в сторону младших разрядов),

- со сдвигом влево (в сторону старших разрядов),

- реверсивные (сдвигающие и вправо и влево).

При реализации регистра ограничимся количеством разрядов равным восьми. Регистр состоит из триггеров, для хранения информации и логических элементов, осуществляющих управлением его работы. Регистр состоит из разъёма, на который подается питание и управляющие сигналы (вход синхронизации, вход асинхронного сброса и вход данных), элементов памяти (D триггеров) и единичных индикаторов для визуального контроля состояния регистра. Входная информация в виде двоичных последовательных кодов поступает на вход D начиная со старшего разряда. Запись в регистр осуществляется по переднему фронту тактового сигналя С по одному биту за такт. За восемь тактов сигнал будет записан во все триггеры регистра [4]. Сдвиг данных происходит слева на право, в сторону старшего разряда. Число разрядов триггеров называют длинной регистра. Для увеличения разрядности регистра используют дополнительные триггеры.

Логический элемент – элемент, осуществляющий определенную логическую зависимость между входными и выходными сигналами.

Рассмотрим также работу базового логического элемента И-НЕ, представленный на рисунке 3.1.

Логический элемент «НЕ» – это отрицание, инвертор, NOT представлен на рисунке на рисунке 3.2. Элемент «ИЛИ» на рисунке 3.3.

Р исунок 3.1 – Логический элемент И-НЕ

Р исунок 3.2 – Логический элемент НЕ

Рисунок 3.3 – Логический элемент ИЛИ

В настоящее время в мире для изготовления схем можно использовать одну из технологий: ТТЛ, КМОП, NМОП и ДТЛ.

Рассмотрим элементы МОП подробнее.

В КМОП технологии – каждый логический элемент микросхемы состоит из пары взаимодополняющих (комплементарных) полевых транзисторов. Плотность упаковки функциональных элементов в десять раз выше, чем в интегральных микросхемах на основе биполярных транзисторов. Высокий входной импеданс полевых МОП-транзисторов способствует тому, что логические схемы рассеивают небольшую мощность в области затвора, что позволяет получить почти бесконечную нагрузочную способность в режиме постоянного тока.

Недостатком полевых МОП-транзисторов с алюминиевым затвором является довольно высокое пороговое напряжение, поэтому приходится использовать повышенное напряжение питания, которое влияет на быстродействие, потребляемую мощность, и не совместимо с уровнями ТТЛ.

Р ассмотрим логические элементы ИЛИ-НЕ, И-НЕ, НЕ на рисунке 3.4.

Рисунок 3.4 – Логические элементы

Рассмотрим схему логического элемента на микросхемах КМОП серии, реализующую операцию И-НЕ, Транзисторы VT1 и VT2 с каналом p-типа соединены параллельно, а n-канальные транзисторы VT3 и VT4 – последовательно. Подложки и истоки VT1 и VT2 соединены с положительным зажимом источника питания. Логический элемент на рисунке 3.4 б), имеет два входа. Каждый новый вход требует включения двух дополнительных транзисторов: p-канального в параллельную цепь и n-канального в последовательную. Это приводит к увеличению площади, занимаемой логическим элементом на кристалле. Увеличивается и паразитная емкость, ограничивающая быстродействие схемы. Поэтому число входов у элементов КМОП-логики, как правило, не превышает четырех. Чтобы открыть оба нижних транзистора надо, чтобы на входе A и входе B была логическая единица, при этом оба верхних транзистора закроются и на выходе Q будет логический ноль. Если хотя бы на одном или на обоих входах будет логический ноль, то хотя бы один из нижних транзисторов закроется, один из верхних откроется, при этом на выходе будет логическая единица.

Логический элемент "ИЛИ", выполненный на КМОП транзисторах, представляет собой параллельное соединение ключей с электронным управлением. В результате образуется логический элемент ИЛИ-НЕ". Вместо резистора в качестве нагрузки используются p-МОП транзисторы.

КМОП-элемент, реализующий операцию ИЛИ-НЕ, показан на рисунке 3.4 а). Здесь p-канальные транзисторы включены последовательно, а n-канальные – параллельно. КМОП-элементы ИЛИ-НЕ занимают на кристалле значительно большую площадь, чем элементы И-НЕ. Это объясняется тем, что последовательно соединенные p-канальные транзисторы должны иметь большую ширину канала, чем при параллельном соединении. Действительно, два последовательно соединенных p-канальных транзистора можно рассматривать как один с каналом длиной 2L. Если на входах A или B (или на обоих) логическая единица, то откроется один или оба из нижних транзисторов, при этом закроется один или оба верхних транзистора, тогда на выходе логический ноль. Если на обоих входах логический ноль, то закроются оба нижних и откроются оба верхних транзистора, при этом на выходе логическая единица.

В настоящее время КМОП-технологии являются доминирующими при производстве цифровых интегральных схем и практически вытеснили логику на основе биполярных транзисторов. КМОП-логика используется в цифровых интегральных схемах как малой (1–10 логических элементов на кристалл логических элементов) и средней (10–100 логических элементов), так и большой степени интеграции. Это обусловлено следующими причинами:

1. Логические элементы, изготовленные по КМОП-технологии, потребляют значительно меньшую мощность, чем логические элементы на основе биполярных транзисторов как в статическом, так и в динамическом режимах. Потребление мощности КМОП-элементами обусловлено в основном перезарядом паразитных емкостей при переключении элемента из одного логического состояния в другое.

2. Поскольку входы схем являются изолированными затворами МОП-транзисторов, то входные токи очень малы. Поэтому коэффициент разветвления по выходу очень высок. Высокое входное сопротивление МОП-транзисторов позволяет использовать накопленный заряд для хранения входной информации. Это свойство широко используется в микросхемах памяти.

3. МОП-транзистор занимает на кристалле значительно меньшую площадь, чем биполярный. Современные технологии производства позволяют создавать МОП-транзисторы с длиной канала 0.06 мк. Уменьшение геометрических размеров, а также малое потребление мощности дают возможность изготавливать интегральные микросхемы, которые содержат десятки миллионов МОП транзисторов.

Далее проанализируем регистр сдвига.

Регистры сдвига или сдвиговые регистры представляют собой последовательно соединенную цепочку триггеров. Основной режим их работы – это сдвиг разрядов кода, записанного в эти триггеры, по тактовому сигналу содержимое каждого предыдущего триггера переписывается в следующий по порядку в цепочке триггер. Код, хранящийся в регистре, с каждым тактом сдвигается на один разряд в сторону старших разрядов или в сторону младших разрядов, что и дало название регистрам данного типа. Регистр работает следующим образом. Первый информационный бит поступает на вход S0. Одновременно с этим битом приходит тактовый синхроимпульс на вход С. Входы С всех триггеров входящих в регистр, объединены между собой. С приходом первого тактового импульса уровень, находящийся на входе S0 записывается в первый триггер и с выхода Q0 приходит на вход следующего триггера, но записи во второй триггер не происходит, так как синхроимпульс уже закончился. При поступлении следующего тактового импульса уровень, присутствующий на входе второго триггера запоминается в нём и поступает на вход третьего триггера. Одновременно следующий информационный бит запоминается в первом триггере. После прихода четвёртого тактового импульса в четырёх триггерах регистра будут записаны логические уровни, которые последовательно поступали на вход S0 и так далее с последующими триггерами.

Функциональные схемы регистров ранее рассматривали в разделе 2 данного курсового проекта. Из этого опыта построим функциональную схему.

Режим

Входы

Выходы

R

C

D1

D2

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Q8

Сброс

0

X

X

X

Без изменений

Хранение

1

0

X

X

Без изменений

1

1

X

X

1

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Сдвиг в право

1

↑

1

1

0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

1

↑

0

X

0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

1

↑

X

0

0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Для этого используем восемь D – триггеров, соединённых последовательно.

Таблица 3.1 – Таблица функционирования регистра

0 – низкий уровень, 1 – высокий уровень, ↑ – переход из 0 в 1, X – любое состояние.

Функциональная схема представлена на рисунке 3.5.

В этом разделе были проанализированы логические элементы, МОП логические элементы. Выбраны для построения функциональной схемы. Разработали действующую функциональную схема последовательного регистра которая удовлетворяет заданным параметрам курсового проекта, составлена таблица истинности.