Скачиваний:
33
Добавлен:
26.07.2018
Размер:
23.59 Mб
Скачать
      1. Асинхронный rs-триггер с инверсными входами

      1. Синхронный одноступенчатый rs-триггер

Синхронный триггер отличается наличием ещё одного входа — входа синхронизации (тактового входа) — C. Последовательность синхроимпульсов выглядит следующим образом:

Структура синхронного одноступенчатого RS-триггера:

αS = S*C

αR = R*C

Временная диаграмма:

Двухступенчатый синхронный rs-триггер

Двухступенчатый синхронный RS-триггер состоит из двух одноступенчатых синхронных RS-триггеров, объединённых по принципу «ведущий-ведомый». При подаче синхроимпульса C переключается первый триггер в соответствии с таблицей функционирования одноступенчатого синхронного RS-триггера. На вход C2 синхроимпульс C подаётся в инверсном виде и таким образом, пока на входе первого триггера синхроимпульс равен «1», на входе второго он равен «0». И второй триггер переключается после того как переключился первый, т. е. информация из первого триггера (первой ступени) переписывается во второй триггер (вторую ступень). Таким образом, первая ступень переключается всегда, пока C=1; вторая ступень переключается по заднему фронту сигнала C, переписывая информацию из первой ступени.

Временная диаграмма:

Временная диаграмма:

      1. JK-триггер

J

K

Qt

Qt+1

1

0

-

1

независимо от Qt

0

1

-

0

независимо от Qt

0

0

-

Qt

(хранение)

1

1

Qt

Qt+1 = !Qt

изменение состояния на противоположное

αS = J!Q

αR = KQ

Временная диаграмма:

Первая ступень такого триггера переключается по сигналам αS и αR.

Вторая ступень переключается по заднему фронту синхроимпульса, переписывая информацию из первой ступени.

Данный триггер обладает наивысшей помехозащищённостью, но при этом, если помеха приходит при C=1, она переходит на выход как первой, так и второй ступени.

Для увеличения помехозащищённости лучше всего информацию на входах J и K менять в момент C=0. В этом случае можно сразу строить сигнал на выходе второй ступени.

При смене сигналов на входах J и K при C=1 строим сначала первую, затем вторую ступени.

Временная диаграмма:

      1. T-триггер

Временная диаграмма:

      1. Счётный триггер

      1. D-триггер

D-триггер со статическим управлением

Переключается при C=1.

D-триггер с динамическим управлением

Переключается по переднему фронту синхроимпульса

Временная диаграмма

  1. Последовательный регистр

Последовательный регистр построен на D-триггерах с динамическим управлением, соединённых последовательно, т. е. сначала переключается первый триггер, за ним переключается второй, третий и т. д. При этом сигнал подаётся на входы всех триггеров одновременно.

При построении временной диаграммы рассмотрим и будем учитывать задержки переключения каждого из триггеров в отдельности.

Каждый из триггеров последовательной цепочки сдвигает на один такт вправо входной импульс. Для построения этой схемы используются триггеры с большими задержками переключения.

  1. Триггеры в интегральном исполнении

    1. RS-триггеры

RS-триггеры обладают низкой помехозащищённостью, в результате этого они редко применяются при построении цифровых схем, но имеется небольшой набор микросхем, которые могут быть использованы при построении цифровых схем.

Микросхема представляет собой четыре асинхронных RS-триггера. Микросхема имеет три состояния выхода: «0», «1», высокоимпедансное (высокое сопротивление на выходе) состояние. То есть выход при E=1 отключён от входа, при E=0 — отключён от входа (?).

    1. JK-триггер

Входы J1, J2, J3 соединены между собой операцией умножения. Аналогично организовано для входа K. В микросхеме имеются входы S-инверсное и R-инверсное, которые обладают наивысшим приоритетом.

S=0, R=1 – триггер переключается в единицу, независимо от информации на входах J и K.

S=1, R=0 – триггер переключается в ноль, независимо от J и K.

S=1, R=1 – триггер переключается по входам J и K.

    1. D-триггеры

Микросхема ТМ5:

...также объединены для C3 и C4.

Микросхема ТМ2:

SH

RH

Qt+1

0

1

1

1

0

0

1

1

хранение (работа по входу D)

Микросхема состоит из двух динамических D-триггеров, абсолютно самостоятельных, т. е. могут использоваться либо один, либо два триггера одновременно, каждый из триггеров имеет асинхронные входы предустановки S-инверсное и R-инверсное.

Соседние файлы в предмете Схемотехника ЭВМ