книги / Основы построения цифровых систем передачи

тературе получил термин «стаффинг» *). Различают си­ стемы с положительными, отрицательными и двусторон­ ними (положительно-отрицательными) стаффингами.

При возникновении неоднородности в системах с по­ ложительными стаффингами в передающем устройстве в считанную последовательность вводится дополнитель­ ная, неинформационная импульсная позиция (путем за­ прета одного импульса считывания), которая в приемном устройстве исключается по соответствующей команде о наличии стаффинга (стаффинг-команде).

В системах с отрицательными’ стаффингами при воз­ никновении неоднородности из информационной после­ довательности п передающем устройстве изымается один символ (одна импульсная позиция), который передается по дополнительному каналу, а в приемном устройстве снова вводится в информационную последовательность.

В системах с двусторонними стаффингами в зависи­ мости от знака разности частот записи и считывания необходимо либо вводить в считанную последователь­ ность одну дополнительную импульсную позицию, либо передавать один информационный символ по дополни­ тельному каналу. При этом необходимо передавать ин­ формацию как о наличии, так и" 6"виде'стаффинга, а в приемном устройстве в соответствии с этой информациёй~'либо исключать стаффинг, либо вводить его в информационную последовательность.'

В системах со стаффингами снижается использование группового тракта по пропускной способности. Это проис­ ходит из-за необходимости передачи стаффинг-команд, частота следования которых определяется частотой воз­ никновения неоднородностей. Частота возникновения не­ однородностей определяется, в свою очередь, относитель­ ной нестабильностью частот записи и считывания и име­ ет весьма малые значения. Это позволяет отводить для канала передачи стиффинг-команд не более одного про­ цента от общей пропускной способности системы. Такой способ используется во всех системах, осуществляющих сопряжение высокоскоростных асинхронных цифровых потоков, в том числе и в цифровых системах передачи высших порядков (вторичных, третичных и т. д.). По­ скольку практическое распространение получили систе-

*) От английского слова stuffing (вставка).

81

мы как с односторонними, так и с двусторонними стаффингами, далее рассмотрим особенности реализации это­ го способа в системах обоих видов.

Структурная схема оборудования сопряжения асин­ хронных высокоскоростных цифровых потоков. На рис. 3.2 представлена структурная схема оборудования со­ пряжения асинхронных цифровых потоков, основанно­ го на использовании способа с двусторонними стаффшь гами.

ТЗ^фровые потоки от N источников поступают на вхо­ ды соответствующих блоков асинхронного сопряжения передающего устройства {БАСтр1—БАСпс$ N ) ■ В блоке асинхронного сопряжения цифровой поток записывает­ ся в запоминающее устройство (ЗУ) и считывается сиг­ налом, поступающим с соответствующего выхода гене­ раторного оборудования (ГО). Процессом записи управ­ ляет импульсная последовательность, частота которой соответствует тактовой частоте входного потока. Сигна­ лы считывания и управления записью поступают на вход временного дискриминатора (БД ), в котором осущест­ вляется контроль взаимного временного положения этих сигналов с целью определения момента возникновения неоднородности и вида (знака) стаффинга.

По сигналу о наличии неоднородности того или ино­ го вида (когда временной интервал между импульсными последовательностями записи и считывания отклоняет­ ся на один период считывания от исходной величины) вырабатывается соответствующая стаффинг-команда, после чего осуществляется введение стаффинга. Поло­ жительный стаффинг вводится путем запрета с помощью логического элемента НЕТ одного импульса считывания, а отрицательный стаффинг — путем дополнительного считывания, которое производится с помощью логиче­ ского элемента ИЛИ. Естественно, что в системах с од­ носторонними стаффингами имеется только одна цепь введения стаффинга.

Сигналы с выходов БАСп^ \ —БАСпсря и передатчика синхросигнала через схему объединения поступают на вход оконечного оборудования линейного тракта.

Рассмотрим с помощью временной диаграммы (рис. 3.3) характер процессов, происходящих в передающем устройстве, для случая, когда частота считывания пре­ восходит частоту записи.

На рис. 3.3а показано изменение временного интер­ вала между импульсными последовательностями записи

82

и считывания для случая, когда стаффииги вводятся при достижении временным интервалом величины, превосхо­ дящей на один период считывания исходное значение (моменты Ть 2Ти 3Ти ..., iTi). Однако в реальных си­ стемах стаффинги могут вводиться только в строго оп­ ределенные моменты времени, соответствующие сигна-

6)

момента введения стаффинга после того, как временной интервал превзошел исходное значение на период счи­ тывания. Это время ожидания равно длительности им­ пульсов, изображенных на рис. З.Зв. Торможение про­ цесса считывания производится в моменты времени, по­ казанные на рис. 3.3г.

84

Изменение временного интервала между моментами, считывания и записи с учетом времени ожидания имеетвид, показанный на рис. З.Зд1).

В приемном устройстве импульсные последовательно­ сти с выходов 1—N генераторного оборудования откры­ вают поочередно логические элементы Hi— каналь­ ного распределителя, обеспечивая правильное распреде­ ление группового сигнала между приемными блоками асинхронного сопряжения цифровых потоков БАСпр\— 5ЛСпр N, в которых осуществляется восстановление пер­ воначальной скорости переданного цифрового потока.. Это восстановление производится путем записи цифро­ вого потока в запоминающее устройство и считывания с частотой, равной средней частоте записи, вырабатывае­ мой устройством фазовой автоподстройки частоты (ФАПЧ). Устройство фазовой автоподстройки частоты включает в себя генератор, управляемый напряжением {ГУН), схему управления (СУ) и временной дискрими­ натор ( БД) .

Процессом записи управляет импульсная последова­ тельность с соответствующего выхода генераторного обо­ рудования. По сигналу о наличии положительного стаффинга, вырабатываемому приемником стаффинг-команд,. осуществляется запрет записи информации в запомина­ ющее устройство. Временное положение сигнала запре­ та соответствует моменту передачи стаффинга.

По сигналу о наличии отрицательного стаффинга с помощью логического элемента ИЛHi открывается эле­ мент И канального распределителя, вводя тем самым до­ полнительный информационный символ в передаваемый! сигнал. Одновременно дополнительный импульс черезлогический элемент ИЛИ2 вводится в сигнал управле­ ния записью.

Управление частотой ГУН производится напряже­ нием, соответствующим постоянной составляющей сиг­ нала на выходе временного дискриминатора. Сигнал не­ выходе дискриминатора аналогичен сигналу, показанно­ му на рис. З.ЗЭ.

Переменные составляющие сигнала, управляющего* работой ГУН, вызывает временные флуктуации считы­ вающей последовательности, а следовательно, и выход­ ного сигнала. Поэтому степень подавления переменных.

и При введении отрицательных стаффингов это «вменение пред­ ставляет собой зеркальное отражение рис. 3.36.

86

составляющих в управляющем напряжении определяет величину временных флуктуаций выходного сигнала.

Рассмотрим более подробно принцип работы основ­ ных узлов, входящих в блоки асинхронного сопряжения.

Передающий блок асинхронного сопряжения. В з а ­ п о м и н а ю щ е м у с т ройс т в е информационные сим­ волы записываются последовательно в ячейки памяти Я\.—Яь (рис. 3.4). Процессом записи управляют логиче­

Рис. 3.4. Структурная схема запоминающего устройства

ские элементы Hi—Иь, открываемые поочередно сигна­ лами с соответствующих выходов распределителя запи­ си, на вход которого поступает сигнал с выделителя тактовой частоты. Считывание осуществляется импульс­ ными последовательностями с соответствующих выхо­ дов распределителя считывания.

Число ячеек памяти выбирается таким образом, что­ бы момент считывания никогда не совпадал с моментом записи (точнее, чтобы момент считывания всегда отста­ вал от момента записи). Минимальное число ячеек па­ мяти определяется выражением

где А[х]— округленное до большого целого значение ве­ личины х.

Рассмотрим каждое из слагаемых, входящих в вы­ ражение (3.4). L\ — количество следующих подряд слу­ жебных символов в цикле передачи, относящихся к од­ ному цифровому потоку. Передача служебных символов осуществляется на импульсных позициях временных сдвигов, которые, в свою очередь, организуются путем запрета считывания в соответствующие моменты време-

S6

ни. Но при этом продолжают поступать информацион­ ные символы на вход запоминающего устройства. Для обеспечения записи этих символов в запоминающем уст­ ройстве должно быть предусмотрено соответствующее количество дополнительных ячеек памяти. Для миними­ зации объма ЗУ желательно, чтобы служебные симво­ лы распределялись равномерно в цикле передачи. Но в большинстве случаев (например, при передаче синхро­ сигнала) такое распределение служебных символов не обеспечивает требуемых характеристик системы переда­ чи (времени восстановления синхронизма), в результа­ те чего прибегают к формированию сосредоточенных служебных символов. Так, в цифровых системах пере­ дачи высших порядков формируются подряд два-три слу­ жебных символа на каждый цифровой поток (8—^ с л у ­ жебных символов в групповом сигнале).

Слагаемое L2 обозначает количество видов стаффингов в системе передачи. Поскольку стаффинг вводится после возникновения неоднородности, выражающейся в том, что временной интервал между импульсными после­ довательностями записи и считывания отличается от но­ минальной величины на период считывания, то в ЗУ необходимо предусмотреть по одной ячейке на каждый вид стаффинга !) .

Величина ТстК/ТС1!— отношение периода следования стаффинг-комаид к минимальному периоду формирова­ ния стаффнигов. Эта. величина показывает, насколько возрастает объем запоминающего устройства из-за на­ личия времени ожидания. Из рис. 3.3s видно, что мак­ симальный интервал, разделяющий момент введения стаффинга от момента возникновения .неоднородности, равен периоду следования стаффииг-команд. В течение этого времени продолжает возрастать (или убывать в зависимости от вида стаффинга) временной интервал между моментами записи и считывания, что требует со­ ответствующего увеличения объема памяти.

В системах с односторонними стаффингами, где из-за заведомого неравенства частот записи и считывания пе­ риод формирования стаффнигов относительно мал,

О В системах с двусторонними стаффингами L 2 может быть уменьшено до 1, если в соответствии со знаком стаффинга менять номинальное значение уровня, от которого осуществляется отсчет временного интервала между моментами записи и считывания. Однако в некоторых модификациях систем с двусторонними стаф­ фингами такое уменьшение невозможно.

87

Т с т к / ^ с т достигает 0,5. В системах с двусторонними стаффингами, характеризующихся относительно боль­ шим периодом формирования стаффингов, Тсгк1Тст обычно не превосходит 0,03.

Слагаемое L3 — максимальная величина временных флуктуаций входного цифрового потока за время между двумя стаффинг-командами, отнесенная к периоду запи­ си. Эта величина зависит от числа последовательно включенных регенераторов и не превышает обычно 0,3.

Величины Q3 и QCn—скважность сигналов записи и считывания соответственно. Увеличение объема ЗУ на величину ( 1 / Q 3) + ( 1/ Q c 4) необходимо для устранения возможности взаимного перекрытия импульсов записи и считывания.

Обычно LMHHсоставляет от пяти до восьми ячеек па­ мяти. В системах с двусторонними стаффингами при I 2= 1 объем запоминающего устройства при прочих рав­ ных условиях оказывается меньшим, чем в системах с односторонними стаффингами благодаря меньшей вели­

чине Г с т н / Т ’ с т .

В р е м е н н о й д и с к р и м и н а т о р предназначен для контроля временных интервалов между моментами записи и считывания. Когда временной интервал дости­ гает величины, соответствующей введению стаффинга, на выходе временного дискриминатора вырабатывается сигнал, поступающий на вход передатчика стаффингкоманд. В системах с двусторонними стаффингами вре­ менной дискриминатор должен не только обнаруживать моменты введения стаффингов, но и вырабатывать сиг­ нал о виде стаффинга.

Дискриминатор может быть аналоговым и цифро­ вым. В аналоговом дискриминаторе [48] импульсные по­ следовательности с одноименных выходов распределите­ лей записи и считывания подаются на раздельные вхо­ ды триггера (рис. 3.5), скважность сигнала на выходе которого характеризует взаимное временное положение импульсов записи и считывания. Сигнал с выхода тригтера подается на вход фильтра нижних частот; на вы­ ходе последнего вырабатывается напряжение, знак и •величина которого определяются разностью длительно­ стей положительных и отрицательных импульсов на вы­ воде триггера. Это напряжение поступает на входы двух компараторов.

Пусть при нормальном режиме работы ЗУ момент считывания сдвинут относительно момента записи на

-88

половину периода работы ЗУ. Тогда скважность сигна­ ла на выходе триггера, как показано на рис. З.ба^ рав­ на 2. Когда временной интервал между импульсными по-

Рис. 3.6. Диаграммы работы аналого­ вого временного дискриминатора:

а) при номинальном временном интер­ вале между сигналами записи и считы­ вания; б) и в) .при отклонениях вели­ чины временнбго интервала от номи­ нального значения

следовательностями записи и считывания достигает ве­ личины, достаточной для введения стаффинга, скваж­ ность сигнала на выходе триггера уменьшается или уве­ личивается (в зависимости от вида стаффинга) настоль­ ко, что напряжение на входе компаратора превосходит

его порог срабатывания (рис. 3.6б, в), а на выходе вре­ менного дискриминатора вырабатывается сигнал о необ­ ходимости введения стаффинга соответствующего вида.

Всистемах с односторонними стаффингами включа­ ется только один компаратор напряжения.

Вцифровом временном дискриминаторе [49] также, как и аналоговом, одноименные выходы распределите­ лей записи и считывания подключены к раздельным вхо­ дам триггера (рис. 3.7). Выходы триггера соединены с

исходит. Когда временной интервал между импульсными последовательностями записи и считывания достигает ве­ личины, достаточной для введения стаффинга, на одном из логических элементов И (в зависимости от знака стаф­ финга) происходит совпадение положительного импуль­ са на выходе триггера с контрольным импульсом, в ре­ зультате чего вырабатывается сигнал о необходимости введения стаффинга.

На рис. 3.8а показаны временные диаграммы, иллю­ стрирующие нормальный режим работы запоминающего устройства, состоящего из четырех ячеек памяти. Триг­ гер управляется сигналами с четвертых выходов распре­ делителей записи и считывания. Контрольные последо­ вательности снимаются с первого и третьего выходов рас­ пределителя записи. Импулбсная последовательность с первого выхода распределителя совпадает с нулевым состоянием первого плеча триггера, а импульсная после­ довательность с третьего выхода распределителя — с ну­ левым состоянием второго плеча триггера. В результа­ те на выходах логических элементов Иь .Иг — нулевой сигнал.

90