книги / Элементы и структуры систем автоматизации технологических процессов нефтяной и газовой промышленности

В строке С этой таблицы показано потактовое изменение состояния со входа триггера младшего разряда, на который подаются тактовые импульсы. В строке Q 1 показано изменение

состояния выхода триггера младшего разряда за каждый тактовый импульс. Оно меняется на противоположное за каждый такт. Это состояние передается на вход С следующего триггера и в свою очередь аналогично меняет состояние выхода Q 2 по-

следующего триггера, но с частотой уже вдвое меньшей относительно исходных тактовых импульсов. На выходе Q 3 частота

изменения этих состояний меняется в той же пропорции. Совокупность состояния всех триггеров счетчика определяет уровень двоичного сигнала, который он фиксирует за каждый тактовый импульс.

5.4. Шифраторы

Для получения двоичного числового кода номера однобитового дискретного информационного канала применяются двоичные шифраторы. Необходимость такого кодирования возникает при нажатии клавиш ввода фиксированной информации в цифровых системах автоматики.

Шифраторы (рис. 57) выполнены на основе логических элементов ИЛИ. Принцип работы простейшего из них становится ясен при анализе его логического состояния (табл. 6). Непременным условием работы шифратора является то, что единичный сигнал не должен появляться более чем на одном канале.

91

При последовательной подаче единичных сигналов на выходе шифратора так же последовательно появляются двоичные числа от 001 до 111, соответствующие десятичным числам от1 до7.

5.5. Дешифраторы

Дешифраторы в системах автоматики выполняют функцию, обратную функции шифратора, т.е. по двоичному коду, поданному на их вход, они активизируют один из своих выходов. Если входной сигнал будет нулевым, то на выходе дешифратора всегда будет активизирован нулевой канал. Выходной сигнал активного канала может быть в прямом (единичном) и инверсном (нулевом) коде.

Дешифратор (рис. 58) построен на логических связях элементов И и НЕ. Логическое состояние этих элементов в зависимости от кода входного сигнала приведено в табл. 8. Если входные каналы А и В одновременно обнулены (код входного сигнала 00), то оба входных инвертора одновременно подают единичные сигналы только на элемент И с выходом 0 (нулевой выходной канал). Поэтому только на этом канале появится единичный сигнал, а все остальные выходные каналы будут обнулены, так как на их элементах И будет присутствовать хотя бы по одному нулевому входному сигналу.

Рис. 58. Структура дешифратора

93

Для активизации канала 1 второго логического элемента И необходимо подать на его вход единичный сигнал с клеммы А и одновременно через инвертор другой единичный сигнал с клеммы В, которая в это время обнулена. Аналогично активизируются все остальные выходы дешифратора.

Дешифраторы широко используются в цифровых системах автоматики для организации процесса переключения каналов передачи цифровой информации.

5.6.Мультиплексоры

Вцифровых системах автоматики мультиплексоры применяют для подключения к общему каналу передачи двоичной информации одного из нескольких параллельных каналов. Логическая схема мультиплексора представлена на рис. 59. Общий информационный канал образуется на выходе элемента ИЛИ, который имеет столько входных сигналов с выходов элементов И, сколько входных информационных каналов имеет мультип-

лексор. Информационные каналы Di подключаются к одному из трех входов логических элементов И. Второй из этих входов подключен к выходу дешифратора, входящего в структуру мультиплексора. Третий вход всех логических ключей И подключен к общей шине управления мультиплексора.

Рис. 59. Структура мультиплексора

94

При подаче на вход дешифратора двоичного кода для номера информационного канала, информацию которого необходимо подключить на общий выходной канал, и одновременной активизации шины управления к выходному каналу мультиплексора через элемент ИЛИ подключается именно тот информационный входной канал, двоичный код которого введен во встроенный дешифратор. Таким образом, мультиплексоры могут подключать к общему выходному каналу входные каналы в любой последовательности в зависимости от алгоритма этого ввода.

5.7.Распределители

Вотличие от дешифраторов распределители последовательно активизируют свои выходы при каждом тактовом импульсе. Основу распределителя (рис. 60) составляет регистр последовательного сдвига, выходы Q которого подключены на

вход элемента ИЛИ-НЕ.

Рис. 60. Структура распределителя

Принцип работы распределителя состоит в следующем. Первоначально все выходы Q регистра последовательного

сдвига обнулены, поэтому обнулены все входы логического элемента ИЛИ-НЕ, выходной сигнал которого подается на вход D триггера младшего разряда этого регистра. В результате этого при полном обнулении регистра на входе D триггера младшего

95

разряда появляется единичный сигнал. После первого тактового импульса триггер младшего разряда переходит в единичное состояние, и его сигнал Q 1 сразу же переводит элемент ИЛИ-НЕ

в нулевое состояние, которое будет сохраняться до тех пор, пока регистр сдвига не обнулится снова. Последующие тактовые импульсы будут смещать единичный выход в сторону старших разрядов регистра, в то время как на их место будут становиться нулевые символы (сигналы). Как только единица сместится за область старшего разряда, все триггеры регистра сдвига вновь придут в нулевое состояние, а на входе D триггера младшего разряда регистра сдвига опять появится единица, которая снова будет последовательно смещаться по разрядам регистра при каждом следующем тактовом импульсе.

5.8.Сумматоры

Вцифровых системах автоматики сумматоры применяют для выполнения любых арифметических действий над двоичными числами (цифровыми сигналами). Использование правил арифметического сложения целых чисел в сочетании с операциями логических сдвигов (вправо или влево) позволяет вычислительным устройствам систем цифровой автоматики выполнять любые алгебраические операции над двоичными числами (сигналами). Поэтому сумматоры являются частью арифметикологических устройств (АЛУ) этих систем.

Сумматоры работают по арифметическим правилам, приведенным в табл. 9, где А – первое слагаемое, В – второе слагаемое, S – результат суммирования, Р – единица переноса в старший разряд.

96

Принцип работы каждого разряда сумматора определен параметрами отдельной строки табл. 9. Так, если в младшем разряде обоих слагаемых находятся нули (т.е. А1 = В1 = 0), то появление нулей на элементах И-НЕ второго уровня обеспечивает на их выходах появление единиц, которые элементом И-НЕ третьего уровня обнуляют результат суммирования в этом разряде, т.е. S1=0. Аналогично, если А1 = В1 = 0, то элемент И-НЕ первого уровня на выходе дает единицу, которая инвертором превращает в ноль единицу переноса, т.е. и в этом случае Р1 = 0. Появление единицы в суммируемом разряде одного из слагаемых (А1 = 1 или В1 = 1) вызывает обнуление входов только одного из элементов И-НЕ второго уровня, поэтому один из этих элементов всегда дает нулевой выход, что вызывает на выходе элемента И-НЕ третьего уровня появление единицы (т.е. в этом случае S1=1).

Рис. 61. Структура двухразрядного сумматора

Появление единицы в суммируемом разряде только у одного из слагаемых не меняет единичного выхода элемента И-НЕ первого уровня, поэтому в этом случае единица переноса остается на нулевом уровне. Только в случае двух единиц в слагаемом разряде единица переноса по той же причине может быть на единичном уровне, но сумма слагаемых разрядов в этом случае нулевая.

97

5.9. Аналого-цифровой преобразователь

Большинство технических устройств получения информации формируют аналоговый сигнал, в то время как для цифровых систем эти сигналы должны быть поданы в цифровом виде. Для преобразования аналоговых сигналов в цифровую форму применяют специальные преобразователи, которые называются аналого-цифровыми (АЦП). Преобразование аналогового сигнала в цифровой код состоит из нескольких этапов. На первом этапе происходит превращение непрерывного аналогового сигнала в дискретный сигнал постоянного уровня. Для этого, как показано на рис. 62, а, непрерывно меняющийся во времени аналоговый сигнал разбивают (квантуют) на равные временные участки t, в течение которых затем выдерживают этот сигнал на постоянных уровнях. Затем на следующем этапе каждый из этих уровней преобразуют в цифровой код.

Структура аналого-цифрового преобразователя показана на рис. 62, г. Основой такого преобразователя является пороговый элемент, на вход которого подаются два сигнала: постоянный по уровню в течение времени преобразования t аналоговый сигнал и ступенчатый по уровню опорный сигнал. Опорный сигнал является инструментом измерения уровня аналогового сигнала в цифровом коде. Ступени опорного сигнала формируются следующим образом.

Произвольно, исходя из конкретных параметров АЦП и масштаба преобразования, выбирается наименьшая ступень опорного сигнала, численно равная одной двоичной единице. Следующая ступень опорного сигнала берется вдвое больше первой, и в ней содержится уже две двоичных единицы. Следующая ступень также удваивается как по уровню, так и по числовому значению. Число ступеней опорного сигнала равно разрядности выходного сигнала АЦП, а ширина каждой ступени t1 определяется временем преобразования t, поделенным на число ступеней (или разрядность АЦП). Структура опорного сигнала показана на рис. 62, б.

98

Принцип работы АЦП состоит в следующем. Первоначально на вход порогового элемента одновременно с постоянным уровнем аналогового сигнала подается наибольшая ступень опорного сигнала. Если уровень опорного сигнала будет выше уровня аналогового, то через время t1 эта ступень отбрасывается, а на выходе порогового элемента в старшем разряде цифрового кода сигнала записывается нулевой символ. Если же уровень опорной ступени меньше уровня аналогового сигнала, то эта ступень фиксируется на входе порогового элемента, а на его выходе появляется единичный символ в соответствующем разряде цифрового кода. В следующий временной цикл t1 на вход порогового элемента подается следующая ступень опорного сигнала, вдвое меньшая предыдущей, которая складывается с фиксированной на входе одной из предыдущих ступеней. Выходной результат определяется вышеописанным образом. Последовательность формирования символов цифрового кода в процессе преобразования аналогового сигнала с уровнем у показана на рис.

62, в.

Рис. 62. Структура и принцип работы АЦП

Один из вариантов АЦП показан на рис. 63. В качестве порогового элемента в этом устройстве взят компаратор К, который как пороговый элемент формирует на выходе один из сиг-

99

налов высокого уровня (1) или низкого уровня (0). Аналоговый сигнал постоянного уровня после временного квантования подается на его отрицательный вход, а на положительный вход компаратора через распределитель и транзисторные ключи (Т1, Т2, Т3, Т4) последовательно подаются ступени опорного напряжения, уровень которых зависит от величины сопротивлений (R1, R2, R3, R4). Распределитель последовательно подает единичные импульсы как к транзисторным ключам, так и к логическим ключам И, выходы которых подключены к входам S каждого из триггеров регистра. Один из входов каждого логического ключа И соединен с выходом компаратора К, а другой из этих входов соответственно подключен к выходу (G1, G2, G3, G4) распределителя.

Перед началом преобразования (при t = 0) на шину сброса подается единичный импульс, который переводит все триггеры регистра преобразователя в нулевое состояние. Затем на распределитель последовательно подаются тактовые единичные импульсы с частотой t1. В результате этого на выходе распределителя последовательно появляются импульсные сигналы G1, G2, G3, G4, которые через диоды D1, D2, D3, D4 открывают соответствующие транзисторные ключи Т1, Т2, Т3, Т4. Эти ключи,

всвою очередь, подключают через резисторы R1, R2, R3, R4 на положительный вход компаратора соответствующую ступень (первоначально наибольшую) опорного сигнала. Одновременно на отрицательный вход компаратора подается отквантованный по времени и уровню аналоговый сигнал (см. рис. 62,в). Если уровень опорного сигнала будет меньше уровня аналогового, то на выходе компаратора появится единичный импульс, который

перебросит триггер старшего разряда с выходом Q4 в единичное состояние. При этом на базу транзисторного ключа Т1 через диод D5 подается единичный сигнал Q4, который удерживает его

воткрытом состоянии, поэтому наибольшая ступень опорного напряжения останется на входе компаратора, а в триггере старшего разряда регистра преобразователя будет зафиксирован единичный символ.

100