книги / Элементы и структуры систем автоматизации технологических процессов нефтяной и газовой промышленности

5. ТЕХНИЧЕСКИЕ СРЕДСТВА ЦИФРОВЫХ СИСТЕМ АВТОМАТИЗАЦИИ

5.1. Логические элементы цифровой автоматики

Основой систем цифровой автоматики являются логические элементы, принцип работы которых основан на законах науки, называемой алгеброй логики. Все входные параметры (сигналы элементов) по этим законам принимают за аргументы, а выходные параметры (сигналы элементов), в свою очередь, принимают за функции. По этим логическим законам как аргументы, так и функции всегда дискретны и могут принимать только одно из двух значений «истинно» или «ложно». Применительно к логическим элементам автоматики «истинно» всегда соответствует логической единице, а «ложно» − логическому нулю. Основные логические элементы, соответствующие им логические функции алгебры логики и релейные схемы представлены в табл. 1.

Таблица 1

81

Логический элемент НЕ (рис. 52,а) работает согласно закону логической инверсии, по которому выходной параметр (сигнал) всегда противоположен входному. Принципиально этот элемент реализуется на одном транзисторе (рис. 52,б). При отсутствии сигнала А транзистор закрыт, поэтому выходной потенциал Р равен напряжению источника питания Е, т.е. всегда равен 1. При подаче сигнала А, равного потенциалу открытия транзистора (т.е. равного 1), выходной потенциал Р снижается до нуля, поэтому на выходе вэтомслучаепоявляется нулевойсигнал.

Рис. 52. Схемы основных логических элементов, представленные по различным стандартам, и их транзисторная реализация

Логический элемент ИЛИ (рис. 52,в) работает согласно закону логического сложения, по которому изменение выходного параметра (сигнала) определяется суммой двух входных параметров (сигналов) в соответствии с таблицей истинности, приведенной на рис. 52, в. Технически этот элемент для двух входных сигналов реализуютпотранзисторной схеме, показаннойнарис. 52,г.

Логический элемент И (рис. 52,д) работает согласно закону логического умножения, по которому изменение выходного параметра (сигнала) определяется произведением двух входных параметров (сигналов) в соответствии с таблицей истинности,

82

приведенной на рис. 52,д. Практически этот элемент для двух входных сигналов реализуют по транзисторной схеме, показанной на рис. 52,е.

Логический элемент ИЛИ-НЕ (рис. 52,з) работает согласно двум законам: логического сложения и логической инверсии, при этом вначале выходной сигнал получается по закону логического сложения, а затем инвертируется.

Логический элемент И-НЕ (рис. 52, ж) работает согласно двум законам: логического умножения и логической инверсии, при этом вначале выходной сигнал получается по закону логического умножения, а затем инвертируется.

5.2. Запоминающие элементы цифровой автоматики

5.2.1. Триггеры

Для запоминания однобитовых двоичных символов «0» или «1» применяют логические устройства, которые называются триггерами. Триггерымогутбытьстатическими идинамическими.

Статический RS-триггер

Статический RS-триггер может быть выполнен в двух вариантах (синхронном и асинхронном) на основе двух элементов И-НЕ, соединенных по схеме, представленной на рис. 53,а для асинхронного варианта, или собран по аналогичной схеме из двух элементов ИЛИ-НЕ.

Это логическое устройство имеет два входа, один из них S − информационный вход, а другой R − вход обнуления триггера.

У триггера два выхода: прямой Q и инверсный Q . В табл. 2

83

Одновременная подача на входы двух нулей или двух единиц приводит к неопределенному (неоднозначному) состоянию этого триггера, поэтому такой режим работы этого триггера нежелателен.

Схема синхронного статического RS-триггера показана на рис. 53,б, а в табл. 3 приведены параметры его логического состояния.

Рис. 53. Схемы триггеров разных видов

84

Динамический D-триггер

Структура динамического D-триггера показана на рис. 53,в. Триггер этого типа имеет вход тактового сигнала С и информационный вход D. У этого триггера также два выхода, один из

которых Q прямой, другой Q инверсный. Параметры логического состояния этого триггера приведены в табл. 4.

ровых устройствах.

Обычно на принципиальных схемах цифровых устройств триггеры различных типов изображаются с помощью фигур, представленных на рис. 53, г−и. На этих рисунках показаны схемы: асинхронного RS-триггера (рис. 53,г), синхронного RSтриггера (рис. 53,д) и D-триггера (рис. 53,е). Если инверсный

выход Q D-триггера соединить с его входом D, то получим

триггер с особыми свойствами (рис. 53,ж). Такой триггер называют переключающим Т-триггером, который за каждый тактовый цикл меняет свое состояние на противоположное. На принципиальных схемах цифровых систем этот триггер представлен в виде, показанном на рис. 53,з. На рис. 53,и показана схема универсального JK-триггера, свойства которого зависят от соотношения входов J и K.

5.2.2. Регистры памяти

Триггеры различного типа используются только для записи однобитовой цифровой информации. Для записи многоразряд-

85

ных цифровых сигналов используются устройства, которые называются запоминающими регистрами. Запоминающие регистры бывают двух типов: параллельные и последовательные.

Оба типа регистров создаются на основе триггеров различного типа и отличаются друг от друга способом записи цифровых сигналов. Регистры, как и триггеры, относятся к энергозависимым элементам памяти.

Параллельный регистр

Параллельные регистры (рис. 54) применяются для записи и считывания цифровых сигналов в параллельном коде. Это значит, что одновременно все разряды цифрового сигнала могут быть записаны в регистр или считаны с него по отдельным проводам шины данных. Основу этого регистра составляют триггеры RS-типа, входы R которых одновременно подключены к шине сброса. Это позволяет при подаче единичного импульса сброса на эту шину одновременно обнулять все триггеры регистра. Входы S всех триггеров регистра соответственно соединены с выходами логических ключей И, предназначенных для управления процессом записи цифровых сигналов в этот регистр. Один из входов этих ключей соединен с шиной управления записью, а к другим их входам из шины ввода данных поразрядно подаются символы записываемого цифрового сигнала.

Рис. 54. Схема параллельного регистра

86

Аналогично устроена система считывания цифровых сигналов с этого регистра. Для этой цели также используют логические ключи И, соединенные одним из своих входов с шиной управления считыванием. К другим входам этих ключей подсоединены выходы всех триггеров. Выходы всех логических ключей считывания подсоединены к шине считывания данных.

Перед записью очередного цифрового сигнала в регистр на шину сброса подается единичный импульс, который переводит все RS-триггеры в нулевое состояние. После этого на шину ввода данных поразрядно подается цифровой сигнал, который после подачи единичного импульса разрешения записи изменяет состояние тех триггеров, на входы S которых через ключи И подается единичный сигнал. Записанная информация в регистре остается неизменной до тех пор, пока не будет дана команда на запись нового цифрового сигнала или на обнуление регистра. Перед записью новой информации необходимо обнулить регистр. Информация в регистре пропадает также при выключении электропитания триггеров регистра, поэтому этот вид записи цифровых сигналов относится к энергозависимому.

При считывании информации с этого регистра подается единичный импульс на шину управления считыванием. После этого логические ключи И поразрядно выставляют на шине считывания данных символы состояния разрядных триггеров регистра. Состояние этих триггеров при считывании информации с регистра не меняется, поэтому считывание этой информации может производиться многократно.

Если систему считывания информации с регистра аналогич-

но подсоединить к выходам Q разрядных триггеров регистра,

то записанная информация регистра будет считываться в обратном (инверсном) коде, что необходимо выполнять при некоторых алгебраических операциях над двоичными числами.

Последовательный регистр

Последовательные регистры (рис. 55) применяются для записи цифровых сигналов в последовательном коде. Это значит, что символы цифрового сигнала последовательно подаются на

87

триггер младшего разряда, а затем так же последовательно сдвигаются за каждый такт передачи в сторону триггеров старших разрядов.

Рис. 55. Схема последовательного регистра

Основой последовательного регистра является D-триггер. Количество D-триггеров в регистре численно равно разрядности записываемого цифрового сигнала. Каждый выход Q предыду-

щего триггера соединен со входом D последующего, а вход D триггера младшего разряда связан с шиной последовательного ввода данных. Входы С всех триггеров связаны с шиной подачи тактовых импульсов, которые подаются одновременно сразу на все триггеры. Этот регистр имеет систему записи и считывания сигнала в параллельном коде, которая устроена и работает точно так же, как и в предыдущем регистре.

На входы С всех триггеров регистра одновременно подаются тактовые импульсы. В это же время на вход D триггера младшего разряда подается первый символ записываемого цифрового сигнала. Если этот символ – единица, то в момент перехода тактового сигнала от нуля к единице триггер младшего разряда установится в единичное положение. При этом все остальные триггеры останутся в нулевом состоянии.

88

Если следующий символ записываемого цифрового сигнала будет нулевым, то в момент перехода второго тактового импульса от нуля к единице триггер младшего разряда перейдет в нулевое состояние, а последующий триггер станет единичным, так как на его входе D появится единица с выхода Q предыду-

щего триггера. Таким образом, единичный символ младшего разряда на втором тактовом импульсе перешел во второй разряд (т.е. сдвинулся на один разряд вправо). При следующем таковом импульсе этот символ перейдет в следующий третий разряд (и так далее), а на его место переместится нулевой символ младшего разряда. Итак, чтобы записать цифровой сигнал в последовательный регистр, нужно на входы С подавать столько тактовых импульсов, сколько символов содержится в записываемом цифровом сигнале.

Считывание цифровой информации из последовательного регистра может осуществляться двояко: в последовательном и параллельном коде. Для считывания цифровых сигналов в последовательном коде на тактовую шину С необходимо подать столько тактовых импульсов, сколько символов содержит цифровой сигнал. При этом символы записанного сигнала последовательно смещаются вправо к выходу Q триггера старшего раз-

ряда, а триггеры младших разрядов при этом последовательно обнуляются. В результате считывания цифровых сигналов в последовательном коде информация в последовательном регистре теряется.

Считывание цифровых сигналов в параллельном коде из последовательных регистров производится так же, как и в параллельном регистре, через систему логических ключей И. При этом считывание может быть многократным без потери информации в регистре. В последовательном регистре может быть предусмотрена система записи цифровых сигналов в параллельном коде, которая устроена и работает по тому же принципу, что и в параллельном регистре. Отличие состоит лишь в том, что одновременно с импульсом разрешения записи на тактовую шину подается полный тактовый импульс (т.е. сначала 0, а за-

89

тем 1). Записанный в параллельном коде цифровой сигнал может в дальнейшем считываться в последовательном коде по вышеописанной схеме.

5.3. Двоичные счетчики

Для подсчета количества следующих друг за другом прямоугольных импульсов используют двоичные счетчики (рис. 56). Основой такого счетчика является триггер, работающий в счетном режиме. Если на входы J и K триггера типа JK одновременно подать единичный сигнал, то этот триггер будет работать в счетном режиме. В этом режиме за каждый полный тактовый импульс триггер будет менять свое состояние на противоположное только тогда, когда на его входе С тактовый импульс будет меняться с 0 на 1.

Рис. 56. Структура двоичного счетчика

Количество триггеров в счетчике определяет максимальное число импульсов, которое он может зафиксировать. Этот показатель называется модулем счета.

На рис. 56 изображен двоичный счетчик, выполненный на основе трех JK-триггеров. На вход С первого триггера (триггера младшего разряда) последовательно подаются тактовые импульсы, количество которых необходимо подсчитать. Выход Q каж-

дого предыдущего триггера соединен со входом С последующего триггера. Принцип работы этого счетчика можно проследить по записям логического состояния его триггеров (табл. 5).

90