книги / Микроэлектроника. Базовые матричные кристаллы и программируемые логические матрицы

Рис. 2.33. D-триггер на КМОП-транзисторах:

а — упрощенная принципиальная схема; б — топология

ные шины питания и заземления очень удобно подключать к буферным транзисторам.

Пример топологического решения буферных МОП-тран- зисторов при изоляции с помощью р-л-переходов показан на рис. 2'35. Транзистор с /7-каналом расположен в /г-кар- мане, соединенном с источником питания + Ulin. Площадь р-канального транзистора больше площади п-канального, так как Wup« 3 Wl{n при Ll{n ж LKp. Истоки р- и ц-каналь- ного транзисторов соединены с шинами питания и заземления соответственно, а стоки — с выходной контактной площад­ кой. Если используются оксидная изоляция и поликремниевые затворы, то шины питания и заземления могут прохо­ дить поверх буферных транзисторов, что позволяет сокра­ тить площадь периферийной области БМК и повысить сте­ пень интеграции БИС благодаря увеличению числа ячеек в матрице.

Рис. 2.34. Организация БМК на КМОП-транзисторах:

В микросхемах с МОП-транзисторами для защиты от пробоя подзатворного диэлектрика входных транзисторов используются защитные диоды (рис. 2.36). При этом долж­ но соблюдаться условие

^Зпр= ^пр^ок^>^проб р-п»

где f/зпр — предельно допустимое напряжение затвора; £ пр, toH— предельно допустимая напряженность электриче­

р

Рис. 2.37. Топология входного буфера с защитными диодами, по­ строенного на основе элементов базовой ячейки

используется частичное перекрытие /?-л-перехода, покрыто­ го тонким слоем оксида, металлическим или поликремниевым электродом, соединенным с подложкой — основанием диода. В этом случае напряжение пробоя р-п-перехода сни­ жается вследствие сужения области пространственного заряда у границы раздела полупроводник — оксид.

При изготовлении БИС на основе БМК в качестве защит­ ных диодов обычно используются /?-л-переходы элементов базовой ячейки. На рис. 2.37 показан пример топологии входного защитного устройства, в котором используются диодные структуры с поликремниевыми электродами (их роль выполняют затворы) для снижения пробивного напря­ жения. Следует обратить внимание на то, что в приведенной структуре заземлен затвор 3 2, понижающий пробивное на­ пряжение /г+-/?-структуры (при этом области р2 н р 3 объеди­ нены каналом открытого /7-МОП-транзистора), и соединен с источником питания + Unn и соответственно с л-карма- ном затвор Зь понижающий пробивное напряжение р+-я- структуры (при этом области пг и л2 объединены каналом я-МОП-транзистора).

В производство устройству

Рис. 2.38. Структурная схема САПР матричных БИС на основе БМК

реализация соединений; Ph — пропускная способность в со­ ответствующем направлении в области k\ X — весовой коэф­ фициент; djhj — длина соединений цепи / в области kj\

т — число цепей.

Критерием оптимизации топологии является минимум F, учитывающей как число нереализованных соединений, так и суммарную длину реализованных соединений.

Размещение библиотечных элементов на кристалле вы­ полняется в два этапа. На первом применяется один из ал­ горитмов построения начального размещения, например по­ следовательный алгоритм размещения по связности. На втором этапе ставится задача обеспечения равномерной

плотности в горизонтальных и вертикальных сечениях A t и Bj (см. рис. 2.1). Методом итерации добиваются равно­ мерной плотности связей по полю кристалла. При этом вы­ деляются максимально перегруженные сечения матрицы и осуществляются парные перестановки библиотечных эле­ ментов, находящихся по разные стороны от этого сечения, с целью получения равномерной плотности соединений.

Процесс трассировки соединений в матричных БИС так­ же состоит из двух этапов: глобальной и локальной трас­ сировки. Глобальная трассировка может быть выполнена с использованием известных алгоритмов построения свя­ зывающих деревьев и перетрассировки соединений из об­ ластей с большой плотностью в области с малой плотностью соединений. На втором этапе используются алгоритмы трас­ сировки по магистралям и канальной трассировки [7, 111.

При трассировке электрических связей распределение проводников в каналах производится по трассам, прост­ ранственное положение которых заранее определено. Рас­ стояния между соседними трассами выбираются с учетом технологических ограничений, поэтому отпадает необходи­ мость в контроле монтажа на соответствие технологическим ограничениям.

ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ МАТРИЦЫ

§3.1. Реализация логических функций

врегулярных структурах

Наиболее широко регулярные структуры применяются в устройствах памяти. Однако такие регулярные структу­ ры, как постоянные запоминающие устройства и програм­ мируемые логические матрицы, весьма эффективно исполь­ зуются для реализации произвольных логических функ­ ций, особенно в микропроцессорах и микроЭВМ.

На рис. 3.1 представлены структурные схемы ПЗУ и ПЛМ.

Дешифратор ПЗУ, построенный на основе логических элементов И, реализует полный набор минтермов*. Число всех возможных минтермов, а значит, и число выходов де­ шифратора т = 2п. Так, при п = 3 т = 23 =8. Для перемен­ ных a, bt с имеем минтермы:

M0=abc\ M1=abc\ M2=abc\ M3=abc\ M^=abc\ M5=abc;

Me=abc; M7=abc. (3.1)

На рис. 3.2 показаны схемы дешифраторов на логиче­ ских элементах с разветвлением на входе и выходе. В ка­ честве элементов с разветвлением на входе могут быть ис­ пользованы многовходовые логические элементы И, И-НЕ, ИЛИ, ИЛИ-HE. Требуемое число элементов равно т , число входов п. При использовании логических элементов ИЛИ на выходах получается полный набор макстермов**. Используя законы дуальности булевой алгебры, легко пока­ зать, что дешифратор выполняет ту же функцию, что и де­ шифратор на элементах И, необходимо только изменить ну­ мерацию выходов. Естественно, что для элементов И-НЕ, ИЛИ-HE на выходах образуются инверсные коды. По рас-

* Минтермом называется конъюнкция всех п переменных в пря­ мом и инверсном виде.

** Макстермом называется дизъюнкция всех п переменных в прямом и инверсном виде.