книги / Микроэлектроника. Базовые матричные кристаллы и программируемые логические матрицы
.pdfРЕПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ МАТРИЦЫ
§4.1. Матрицы с электрически репрограммируемыми элементами на основе МОП-структур
Внастоящее время известны элементы памяти, сохра няющие информацию при отключении напряжения пита ния, что позволяет создавать ПЛМ со стиранием и переза
писью реализуемых функций — репрограммируемые логи ческие матрицы (РПЛМ).
Значительное распространение в РПЛМ получили МОПтранзисторы с плавающим затвором и лавинной инжекцией (рис. 4.1). Структура такого транзистора аналогична обыч ному МОП-транзистору с поликремниевым затвором, ко торый гальванически не связан с остальной схемой. В ис
ходном состоянии |
транзистор не проводит ток |
(см. |
|
рис. 4.1, а). |
Для |
перехода в проводящее состояние |
(за |
пись) между |
истоком и стоком транзистора прикладывает |
ся достаточно большое напряжение (около 50 В) в течение примерно 5 мс. Это вызывает лавинный пробой истокового (стокового) /?-/г-перехода и инжекцию электронов в поликремниевый затвор. Заряд, примерно равный 107 Кл/см2, захваченный затвором (см. рис. 4.1, б), индуцирует канал, соединяющий исток и сток, и может сохраняться длитель ное время (10— 100 лет) после снятия напряжения, так как затвор окружен оксидным слоем, имеющим очень малую проводимость.
Стирание информации осуществляется при облучении ультрафиолетовыми лучами с энергией, достаточной для выбивания электронов из затвора и переноса их в подложку (рис. 4.2). Стирание можно также осуществить, используя ионизирующее, например рентгеновское излучение, уро вень которого составляет примерно 5 104 рад.
Считывание информации из матрицы выполняется при подаче напряжения питания 5—15 В и контроле тока, про текающего через транзистор.
1 _ |
Г _ 1г |
«— |
Г, |
Т-иI |
|
(J R |
U |
HJJ |
LT |
L |
J T> |
~т |
|
: |
Н |
|
|
«Л Т |
1 _ ЛЛ Ли _ _ 1 »Т |
Рис. 4.1. ПЛМ на МОП-транзисторах с плавающим затвором:
L |
|
|
(стертый) |
за |
||
выключенный |
||||||
поминающий |
|
транзистор |
||||
(а), |
включенный |
запоми |
||||
нающий |
транзистор |
(б), |
||||
фрагмент |
|
матрицы |
(в) |
|||
(транзистор |
выборки |
Тп) |
||||
запоминающий |
транзистор |
|||||
Та); |
1 — исток; |
2 — плава |
||||
ющийЬ |
затвор из поликри- |
|||||
сталлического кремния; |
3— |
|||||
сток; |
4 |
— |
инжектирован |
|||
ный |
заряд; |
5 |
— |
область |
обеднения
Рис. 4.2. Микросхема ПЛМ со стиранием ультрафиоле товым излучением:
1 — кристалл; 2 — корпус; 3 — окно, прозрачное для ультрафиолето вых лучей
Для организации выборки определенных ячеек в мат рицу (см. рис. 4.1, в) последовательно с транзисторами с пла вающими затворами включают обычные МОП-транзисторы.
Недостатком рассмотренных ПЛМ является невозмож ность выборочной перезаписи информации. Введение в МОП транзистор с лавинной инжекцией дополнительного затво
Рис. 4.3. ПЛМ на л-МОП-транзисторах с лавинной инжекцией и дополнительным затвором:
■— транзистор |
со структурой |
кремния |
на сапфире; б — |
||
транзистор |
на |
монолитной подложке; в — фрагмент |
матрицы; |
||
1 — исток; |
2 — дополнительный |
затвор; |
1 — сток; |
4 — слой |
SlOj; S — сапфировая подложка
ра позволяет осуществить выборочную перезапись и, исклю чить из матрицы транзистор выборки (рис. 4.3). Запись осуществляется, как и в ПЛМ на транзисторах с плаваю щим затвором; положительное напряжение на управляю щем затворе способствует развитию лавинообразного про цесса, поэтому сокращается время записи информации. Стирание осуществляется при большом (60—90 В) напря жении на управляющем затворе.
Исследования показали, что МОП-транзисторы с лавин ной инжекцией и дополнительным затвором сохраняют записанную информацию при температуре + 150 °С более четырех лет и выдерживают более 30 000 циклов стирания/ записи без существенной деградации характеристик.
§4.2. Репрограммируемые логические матрицы на основе МНОП-структур
Использование многослойного подзатворного диэлектри ка позволяет создавать элементы памяти, сохраняющие свое состояние при отключении напряжения питания и пригод ные для использования в РГ1ЛМ.
Транзистор со структурой металл-нитрид-оксид-полу- проводник (МНОП) показан на рис. 4.4. Тонкий оксид, ко торый в МНОП-транзисторах называют также туннельным, имеет толщину всего около 2—4 нм; слой нитрида кремния имеет толщину 40—70 нм. Используемые в схемах управле ния типовые МОП-транзисторы имеют толщину подзатвор ного оксида 50—80 нм.
В исходном состоянии МНОП-транзисторы закрыты и имеют высокое сопротивление между стоком и истоком. Для записи информации на затвор подается положительное на пряжение, превышающее критическое значение (обычно 20—30 В). Под действием этого напряжения возникает тун нельный ток электронов сквозь тонкий слой оксида. На гра нице раздела оксид — нитрид кремния накапливается за ряд электронов, захваченных ловушками в запрещенной зоне. Изолирующий оксид предотвращает утечку заряда после снятия с затвора импульса напряжения. Захваченные электроны приводят к образованию инверсного канала меж ду стоком и истоком или к существенному снижению по рогового напряжения (см. рис. 4.4, б). Время записи сос тавляет 50—500 мкс. Чтобы снятьнакопленный заряд (стереть информацию), на затвор подается отрицательное напряжение 20—30 В. Время стирания составляет около 50 мс.
Рис. 4.4. Транзистор |
с МНОП-структурой (а) |
|||||
и его |
проходная |
вольт-амперная |
характери |
|||
стика |
(б): |
|
|
|
|
|
1 — исток; |
2 — затвор |
(алюминий); 3 — сток; |
4 — нитрид |
|||
кремния; |
5 — диоксид |
кремния; 6 — кремний; |
7 — состо |
|||
яние с |
низким порогом; |
8 — состояние с |
высоким по |
|||
рогом |
|
|
|
|
|
|
Рис. 4.5. Фрагмент ПЛМ на основе МНОП-транзи- сторов
элемент
Рис. 4.6. Структура запоминающего л-МНОП-транзистора и л-МОП- транэистора выборки:
1 — туннельный оксид; 2 — нитрид кремния; 3 — алюминий; 4 — диоксид кремния; S — поликремниевый затвор
Считывают информацию, прикладывая к затвору напря жение, значение которого находится между пороговыми на пряжениями низко- и высокоомного состояния. Напряжение считывания составляет обычно около 5 В, а время считы вания — 100 нс. Время хранения информации в МНОПтранзисторах достигает 10 лет. Для матриц на основе МНОП-транзисторов характерно очень большое допустимое число циклов запись/стирание, существенно большее, чем для матриц на МОП-транзисторах с плавающим затвором. На рис. 4.5 показан фрагмент ПЛМ на основе запоминаю щих МНОП-транзисторов и обычных управляющих и на грузочных МОП-транзисторов.
Более высокое быстродействие по сравнению с /7-МНОП- транзисторами позволяют получить л-МНОП-транзисторы, формируемые в изолированных областях р-типа (рис. 4.6).
§4.3. Матричные микросхемы
спрограммируемой архитектурой
Наряду с БИС с реконструируемыми соединениями раз вивается направление, связанное с созданием БИС и СБИС с программируемой архитектурой и выполняемых в виде субсистем на пластинах. Перестройка архитектуры субсис темы осуществляется с помощью встроенных элементов ком мутации с памятью. Причем элементы памяти могут выпол няться как на типовых МОПили КМОП-транзисторах,
так и на транзисторах с лавинной инжекцией и с МНОПструктурой. В последнем случае получают энергонезависи мую систему коммутации, сохраняющую запрограммирован ную архитектуру субсистемы после отключения напряжения источников питания.
На рис. 4.7 представлена структурная схема матричной БИС с программируемой архитектурой. Шина управления (ШУ) служит для записи в блоки распределенной памяти
(П) кодов настройки (программирования) архитектуры суб системы на определенную задачу. Решающие блоки матрицы
(М) соединяются между собой распределенными коммутато рами (К) через коммутационную шину (ШК).
Большое внимание в матричных БИС с программируе мой архитектурой и с реконструируемыми соединениями следует уделять равномерному распределению тока пита ния по пластине. На рис. 4.8 показаны варианты размеще ния шин питания на пластине.
Перспективным является включение в состав матрицы распределенных средств самотестирования и самодиагности ки. Использование таких средств, в частности, позволяет осуществить автоматическое отключение неисправных мо дулей матрицы от шин питания.
Рис. 4.7. Структурная схема матричной БИС с программи руемой архитектурой
Рис. 4.8. Варианты размещения шин питания на пластине
Переключение информационных и управляющих шин, шин питания должно выполняться коммутаторами, вхо дящими в состав каждого блока матрицы. Отключение неисправных блоков и создание необходимых для реше ния определенной задачи информационных каналов (на стройка микросистемы) могут осуществляться под воз действием информационных сигналов и сигналов управ ления, передаваемых к каждому блоку от соседних в мат рице блоков или с внешних контактных площадок суб системы. Если для настройки внутренних блоков микро системы используются сигналы, поступающие только от соседних блоков (внешние блоки могут получать сигна лы с внешних контактных площадок, то на устройство управления блоками возлагаются функции диагностики. При подключении напряжения источников питания необ ходимо каждый раз выполнять настройку.
Для простых алгоритмов функционирования основных блоков программы диагностических тестов и настройки могут быть записаны в постоянные запоминающие уст ройства блоков распределенной памяти. Такие микроси стемы обладают свойством самодиагностики и могут са
монастраиваться, |
выполняя |
автоматическое отключение |
блоков, отказавших в процессе эксплуатации. |
||
Выход годных субсистем с программируемой архи |
||
тектурой можно |
оценить, |
используя формулы (3.3) — |
(3.6). |
|
|
Применение для герметизации матричных микросхем безвыводных керамических и пластмассовых носителей кристаллов позволяет существенно повысить плотность компоновки, снизить стоимость аппаратуры, автоматизи ровать сборочные процессы. Для изготовления носителей кристаллов используют керамику на основе оксида алю миния и оксида бериллия. Носитель кристалла представ ляет собой обычно квадратное керамическое (пластмас совое) основание с выемкой для установки кристалла, которая закрывается металлической или керамической (пластмассовой) крышкой.
Для защиты кристаллов матричных БИС и СБИС нужны носители с большим числом внешних контактов (до 200—300). В таких носителях контакты могут распо лагаться по периферии в несколько рядов или в виде матрицы по всей поверхности основания.
Важной проблемой является обеспечение приемлемой температуры кристаллов при повышенных мощностях рассеяния. Носители кристаллов на основе оксида бе
риллия обеспечивают максимальную мощность 3 Вт и тепловое сопротивление /?Тк = 5 К/Вт (при 68 контактах). В табл. 4.1 приведены характерные значения теплового сопротивления для различных типов корпусов БИС при естественном и принудительном воздушном охлаждении.
Т а б л и ц а 4.1
Тепловое сопротивление (К/Вт) корпусов БИС
Материал |
Тип корпуса |
Число |
Есте |
Прину |
В Ы В О |
ственная |
дительный |
||
|
|
Д О В |
конвекция |
рбдув |
Керамика на |
С двухрядным |
распо |
24 |
57,6 |
_ |
|
основе оксида |
ложением выводов |
|
48 |
42,6 |
— |
|
алюминия |
|
|
|
64 |
36,5 |
22,0 |
|
Матрица |
выводов |
64 |
39,9 |
27,9 |
|
|
Носитель |
кристалла |
68 |
41,4 |
31,0 |
|
|
|
|
|
84 |
38,9 |
— |
Пластмасса |
С двухрядным |
распо |
40 |
61,8 |
— |
|
|
ложением выводов |
|
68 |
|
|
|
|
Носитель кристалла |
45,5 |
— |
Применяемый для матричных БИС 54-выводный ме таллокерамический корпус 4135—54— 1 с планарным двусторонним расположением выводов имеет тепловое сопротивление 5 К/Вт. Для отвода тепла корпус необхо димо устанавливать на теплоотводящую шину.
Металлокерамический 108-выводный корпус с че тырехсторонним планарным расположением выводов имеет тепловое сопротивление 4 К/Вт и допустимую мощность рассеяния 5 Вт.
Субсистемы на пластинах потребляют значительную мощ ность (около 10 Вт). На рис. 4.9 представлен один из вариантов конструкции корпуса с воздуш ным охлаждением для матрич ных БИС с программируемой архитектурой и реконструируе мыми соединениями.
Рис. 4.9. Корпус БИС с воз душным охлаждением