книги / Микроэлектроника. Базовые матричные кристаллы и программируемые логические матрицы
.pdf
|
^ 1 |
г-Л*у |
|
1 щ |
|
ж ш |
I ; I |
|
„♦ I : 1 |
||
п* |
R 3 |
LL-i ч- |
Рис. 3.11. Программирование матрицы на МОП-транзисторах с использованием контакт ного окна [а], подлегирования областей кана ла (б):
1 — поликремниовая шина; 2 — металлическая шина; 3 — программируемое окно; 4 — общая шина; 5 — полупро водниковая шина; 6 — программируемая область ионной имплантации
и микропроцессорных БИС. Такие ПЛМ однократно про граммируются изготовителем в процессе производства мик росхемы, что сужает область их применения.
Большей гибкостью, особенно при использовании в пе риферийных устройствах, обладают электрически програм мируемые ПЛМ, «настройка» которых на реализацию за данных функций выполняется пользователем.
§3.3. Электрически программируемые логические матрицы
На рис. 3.12 показаны наиболее распространенные эле менты матриц с электрическим программированием. Про граммирование осуществляется расплавлением перемычек (обычно нихромовых или поликремниевых) или пробоем диодов (р-л-переходов или барьеров Шотки).
Перемычки имеют сопротивление около 10 Ом и расплав ляются (размыкаются) при пропускании через них импульса тока, амплитуда которого значительно больше амплитуды тока считывания. Для разрушения нихромовых или поли кремниевых плавких перемычек достаточно тока 20—50 мА; время расплавления составляет 10—200 мс.
На рис. 3.13 представлена реальная топология ячейки (4 бит) ПЛМ с нихромовыми плавкими перемычками. При 3-мкм проектных нормах площадь ячейки не превышает 900 мкм2/бит.
Диоды пробиваются (закорачиваются) при подаче им пульса обратного напряжения от источника с небольшим внутренним сопротивлением, дающим достаточный ток
Рис. 3.13. Топология ячейки ПЛМ с плавкими перемычками на основе биполярных транзи сторов:
1 — нихромовая |
перемычка; |
2 — переходное окно |
между |
|||
металлическими |
пленками I |
и |
II; |
3 — базовые области; |
||
4 — контакт к базе |
(пленка |
I); |
5 — контакт к эмиттеру; |
|||
6 — словарные |
шины |
(пленка |
I); |
7 — разрядные |
шины |
|
(пленка II) |
|
|
|
|
|
|
(200—300 мА). Это вызывает лавинный и термический про бой /?-/г-переходов (барьера Шотки) и миграцию частиц метал ла внутрь полупроводника с образованием надежного низ коомного контакта (штриховые линии на рис. 3.12). Вре мя образования цепи 0,02—0,05 мс.
Для реализации программирования на кристалле фор мируют соответствующую схему (рис. 3.14). Встроенное устройство для программирования обведено штрихпунктирной линией. В режиме программирования элементов матри цы на входы этого устройства подаются код адреса ячейки и сигнал разрешения программирования. В режиме програм мирования коллекторные цепи транзисторов матрицы соеди няются с источником питания (+ 5 В), в режиме считыва ния — с общей шиной. Схема записи обеспечивает ток пере жигания перемычки около 30 мА.
Для электрического программирования и контроля ПЛМ используются специальные установки, управляемые ЭВМ. Исходной информацией для программирования и конт роля являются: таблица истинности, признак пережигания (пробоя) лог. единиц или нулей (в зависимости от началь ной информации в'незапрограммированной ПЛМ), парамет ры программирующих импульсов.
Рис. 3.14. ПЛМ на основе ЭСЛ-элементов со схемами программи рования и считывания
Управляющая программа делает перебор адресов на входах ПЛМ от 00...О до 11...1. На ПЛМ подаются питаю щие напряжения, а при наличии в исходной информации признаков программирования — импульс пережигания (пробоя). После программирования выполняется контроль и результат проверки с указанием совпадения (несовпаде ния) с таблицей истинности выводится на печать.
§3.4. Матричные микросхемы
среконструируемыми
соединениями
Для создания СБИС и субсистем на пластинах приме няют регулярные структуры (рис. 3.15) с матрицей ячеек достаточно большой степени интеграции. Программирование
элементов соединений выполняется их созданием или нару шением (табл. 3.2, 3.3).
Примеры конструкций перемычек показаны на рис. 3.15 и 3.16.
Матричные БИС с реконструируемыми соединениями обычно создают на основе КМОП -транзисторов, характе
|
|
ра |
' 7 ^ |
|
7 “ |
/ |
• |
'/ |
|
• |
|
|
• |
|
/ |
/ |
/ |
/ |
/ |
|
/ |
/ • |
|
|
• |
|
|
• |
|
/ |
/ |
/ |
Шины
второго
уровня
У ~ >
/ |
У |
/ |
Шины |
^первого |
|||
|
t • |
• |
уровня |
|
|
||
/ |
/ |
|
Tlpor раммируемая |
|
|
|
|
|
|
|
1iw p c iv i o i* i Гла |
|
Ячейка |
|
|
|
матрицы |
|
|
|
(ИС.БИС) |
|
|
Рис. 3.15. Фрагмент БИС с реконструируемыми соединениями
Рис. 3.16. Программирование перемычки из легированного поликремния лазерным лучом (диаметр луча 7—8 мкм)
ризующихся минимальной потребляемой мощностью. Для таких транзисторов применимы все типы перемычек, ука занных в табл. 3.2 и 3.3.
Некоторые типы перемычек, обеспечивающих малое со противление (R < 100 Ом), можно применять и в ПЛМ на основе И2Л-, ТТЛ- и И ЭСЛ-элементов.
Т а б л и ц а 3.2
Программирование элементов для создания соединений
Элемент соединения
Программируемый лазе
ром поликремниевый рези-
РТПП
Электрически програм мируемые поликремниевые диоды
Замыкаемые лазером кон такты:
между уровнями метал лизации между металлом и диф
фузионной областью Соединяемый лазером за
зор в металлизации Электрически программи
руемые оксидные слои Программируемые элек
тронным лучом плавкие пе ремычки из поликремния
До программиро вания
Я« 1 0 9 Ом
Д^ Ю 7 Ом
Диэлектрическая
изоляция То же
Я > 1 0 9 Ом
Диэлектрическая
изоляция Д > 1 0 9 Ом
После
программирования
Я< Ю 3 Ом
Л« 1 0 — Ю3 Ом
R « 0 ,3 Ом
/? = 104-15 Ом
Я=1-нЮ Ом
Л= 5004-2000 Ом
Я« 1ч-10 Ом
Программирование элементов для нарушения соединений
Элемент
Электрически программи руемые поликремниевые пе ремычки
Программируемые лазе ром поликремниевые пере мычки
Программируемые элек тронным лучом:
плавкие тонкопленоч ные перемычки из ме таллов или сплавов плавкие поликремни- евы-е перемычки
До |
После |
|
|
программирования |
программирования |
||
Я « 2 0 0 |
Ом |
Я > Ю 7 Ом |
|
Я = 200 Ом |
Я » 10s |
Ом |
|
R < 10 |
Ом |
Я » 109 |
Ом |
/? « 2 0 0 |
Ом |
Я ® 103 |
Ом |
Перспективным является использование матричных БИС с реконструируемыми соединениями для построения мно гопроцессорных субсистем. Так, изготовлена субсистема на пластине, реализующая функцию быстрого преобразова ния Фурье. При использовании КМОП-технологии, 5-мкм проектных нормах, двух уровней проводников и лазерного реконструирования система содержит 340 тыс. транзисто ров и выполняет 128 мЛн. 16-битных операций умножения в секунду, заменяя 300 микросхем средней и большой сте пени интеграции. Контакты между соединительными про водниками обоих уровней программируются лучом лазера (расплавляется диэлектрик), некоторые связи разрезаются. Из 352 ячеек используется 128. Лазерное реконструирова ние при управлении от ЭВМ длится около 1 ч, выполняется примерно 1200 соединений и 400 разрезов.
Перспективные субсистемы (микросистемы), по оцен кам, должны содержать 1— 100 миллионов транзисторов. Плотность компоновки для СБИС при минимальном раз мере элементов 0,5—2 мкм достигает 2—20 тысяч тран зисторов на квадратный миллиметр. Микросистема, со держащая десять миллионов транзисторов, будет зани мать площадь от 500 до 5000 мм2. Расчеты показывают, что при плотности дефектов на одну литографию А) = 0,01 мм-2 и при числе литографий 7— 10 ожидаемый выход годных микросистем составит 10-4 — 1СН5%.
Основной проблемой реализации СБИС с числом эле ментов более одного миллиона, таким образом, является недопустимо малый процент выхода годных микросхем при столь большой площади кристалла (пластины).
Решить эту проблему в рамках «микронной» техно логии можно, только используя методы резервирования. Особенно эффективными методы резервирования супер кристаллов и СБИС-пластин оказываются для реализа ции систем памяти и многопроцессорных систем, содер жащих матрицы однотипных блоков. Приемлемый выход годных микросистем обеспечивается заменой неисправ ных блоков резервными.
Число магистральных шин (с учетом резервных ли ний) в каналах между столбцами (строками) блоков (см. рис. 3.15) определяется числом внутриблочных кон тактных площадок, числом требующихся и резервных блоков и особенностями архитектуры реализуемых мик росистем.
Наряду с информационными шинами необходимо проложить и шины питания; ширина, удельные сопро тивление и емкость проводников должны обеспечить до пустимые сопротивления и постоянные времени шин.
Внутриблочные контактные площадки служат для диагностики блоков микросистемы с использованием зондовых установок и диагностического оборудования на основе электронных вычислительных машин, а также для подачи сигналов электрической настройки микроси стемы (совместно с внешними контактными площад ками).
Вероятность выхода годных микросистем определяет ся выражением:
P s= P c П % |
(3.3) |
1</<* |
|
где P^Mj — общая вероятность выхода годных блоков (модулей) /-го типа; / = 1, 2, 3, ...; Рс — общая вероят ность выхода годных систем межблочных соединительных шин.
Общую вероятность выхода годных блоков опреде ленного типа можно определить по формуле для сколь зящего резервирования:
Рш = 2 |
С*м |
(Рм)м+*~1 (1-РмУ, |
(3.4) |
где |
|
|
|
О |
- |
(А* + /?)! |
|
M + R i \ ( M + R — I)! ’
M9R — число активных и резервных блоков данного
типа; |
|
Рм — вероятность |
выхода годного блока; |
||||
0, |
1,2, |
|
|
|
|
|
|
Вероятность выхода годных блоков можно рассчитать |
|||||||
в предположении |
гамма-распределения |
плотности де |
|||||
фектов: |
|
|
|
|
|
|
|
|
|
|
P M -(l+ A > S A f)-'4 |
|
(3.5) |
||
где SM — площадь блока; |
— число литографий. |
||||||
Выход годных |
соединительных шин |
определяется с |
|||||
учетом |
вероятности |
Рп программирования |
(настройки), |
||||
соединений: |
|
|
|
|
|
||
|
|
|
|
РС= Р „Р Т, |
|
(3.6) |
|
где |
|
|
|
|
|
|
|
|
|
|
|
PT= ( l + D 0ST)-"c, |
|
||
ST — площадь, занимаемая |
проводниками; Nc — число |
||||||
литографий при |
формировании соединений. |
|
|||||
В табл. 3.4 представлены результаты расчета по фор |
|||||||
мулам |
(3.3) — (3.6) |
вероятности выхода |
годных для |
СБИС-пластины диаметром 76 мм, включающей два типа блоков: Afi(i/?i) и -М2(/?2)-
Исходные данные: |
|
|
|
|
||
= 16; |
Я, =79; |
М , |
= 1; |
Я2 = 5; |
Л/л = 9; |
|
Nc —3; |
S MI = S AI2 = 2 5 |
мм2; |
Рн=0,8; |
ST=64,4 мм2. |
||
|
|
|
|
|
Т а б л и ц а 3.4 |
|
Вероятность выхода годных микросистем |
||||||
Элементы микросистемы |
|
Плотность дефектов Do, мм-2 |
||||
0,0067 |
| 0,0094 |
0,0150 |
||||
|
|
|||||
Блоки ( Р м ) |
|
0,25 |
0,15 |
0,057 |
||
Блоки M i ( P X M i ) |
0,979 |
0,349 |
9 ,2 -10-5 |
|||
Блоки М2 ( P S M 2 ) |
0,822 |
0,623 |
0,297 |
|||
Соединительные |
шины (Р с) |
0,259 |
0,182 |
0,097 |
||
Микросистемы (Я2) |
0,223 |
0,042 |
2,87-10-6 |
Анализ результатов табл. 3.4 показывает, что для получения приемлемого выхода годных микросистем (бо лее 10%) необходимо обеспечить
Рм ( M + R ) > M .
Дублирование системы соединительных шин позволя ет почти в два раза повысить выход годных СБИС-пла- стин (до 36% при Dо=0,0067 мм-2).
К элементной базе микросистем, реализуемых в ви де СБИС-пластин, предъявляются требования малой по требляемой мощности, высокой компоновочной плотности, высокой помехоустойчивости, возможности работать на значительную емкостную нагрузку. Наиболее полно этим требованиям отвечают элементы на основе переключа телей напряжения с двухтактным выходом (типа КМОПэлементов).