книги / Схемотехника
..pdf
Окончательно для схемы управления памятью получаем
(рис. 12.10).
Рис. 12.10. Реализациялогическихфункций y3 (t +1) y2 (t +1) y1 (t +1)
Построим подсхему реализации z1z2 для соответствующего автомата Мура: в состоянии 4 (100) активируется z1, в состоянии 5 (101) активируется z2. Исходное состояние на рис. 12.11.
Рис. 12.11. Реализация логических функций z1z2
141
12.4.ТЕСТИРОВАНИЕ АВТОМАТА-РАСПОЗНАВАТЕЛЯ
СПОВТОРЯЮЩИМИСЯ СИМВОЛАМИ
Проверяем реакцию автомата на правильную последовательность 0022 по таблице (рис. 12.5). Проводим общий сброссостояние автомата 000. Нажимаем 0, автомат переходит в со-
стояние 001 (см. рис. 12.12).
Рис. 12.12. Реакция автомата на нажатие клавши «0» – переход в состояние 001
Ещё раз нажимаем 0, автомат переходит в состояние 010 (рис. 12.13).
Нажимаем 2 – автомат переходит в состояние 2 (010) (рис. 12.14).
Ещё раз нажимаем 2 – автомат переходит в состояние 4 (100) и формируется сигнал z1 (рис. 12.15).
При нарушении последовательности, например 0023, автомат переходит в состояние 5 (101) и формируется сигнал z2
(рис. 12.16).
142
Рис. 12.13. Реакция автомата на повторное нажатие клавши «0» – переход в состояние 010
Рис. 12.14. Реакция автомата на нажатие клавши «2» – переход в состояние 011
143
Рис. 12.15. Реакция автомата на повторное нажатие клавши «2» – переход в состояние 100
Рис. 12.16. Реакция автомата на последовательность 0023 – переход в состояние 101, формирование сигнала z2
144
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1.ГОСТ 14312-79. Контакты электрические. Термины и определения. – М.: Изд-во стандартов, 1980. – 87 с.
2.ГОСТ 16022-83. Реле электрические. Термины и определения. – М.: Изд-во стандартов, 1985. – 93 с.
3.Ульман Дж.Д. Вычислительные аспекты СБИС / пер.
сангл. А.В. Неймана; под ред. П.П. Пархоменко. – М.: Радио и связь, 1990. – 480 с.
4.Multisim N.I [Электронный ресурс]. – URL: http: //sine.ni. com/np/app/main/p/docid/nav-98/lang/ru (датаобращения: 27.09.2013).
5.Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри [Электронный ресурс]. – URL: http: //www.kit-e.ru/artic- les/plis/2010_11_56.php (дата обращения: 16.12.2014).
6.Угрюмов Е.П. Цифровая схемотехника: учеб. пособие. – СПб.: БХВ-Петербург, 2004. – 518 с.
7.Золотуха Р., Комолов Д. Stratix III – новое семейство FPGA
фирмы Altera [Электронный ресурс]. – URL: http: //kit-e.ru/assets/ files/pdf/2006_12_30.pdf (датаобращения: 28.11.2015).
8.Использование ресурсов ПЛИС Stratix III фирмы Altera
при проектировани микропроцессорных ядер [Электронный ресурс]. – URL: file: ///C: /Users/%D0%A2%D1%8E%D1%80% D0%B8%D0%BD/Desktop/%D0%A6%D1%8B%D0%B1%D0%B8% D0%BD%2010%20%D0%B3%D0%BE%D0%B4.pdf (дата обращения: 27.11.2015).
9.Тюрин С.Ф., Громов О.А., Греков А.В. Функциональнополный толерантный элемент ФПТ+ // Научно-технические ведо- мостиС.-Петерб. гос. политехн. ун-та. – 2011. – №1 (115). – С. 24–31.
10.Ячейка статической оперативной памяти: пат. Рос. Фе-
дерация № 2573226 / Тюрин С.Ф.; опубл. 20.01.2016. Бюл. № 2.
11.Donald C. Mayer, Ronald C. Lacoe. Designing IntegratedCircuits to Withstand Space Radiation [Электронный ресурс] //
145
Crosslink. – Vol. 4. – № 2. – URL: http: //www.aero.org/publications/ crosslink/summer2003/06.html (дата обращения: 20.10.2013).
12.Юдинцев В. Радиационно-стойкие интегральные схемы. Надёжность в космосе и на земле [Электронный ресурс] // Электроника: Наука, Технология, Бизнес. – 2007. – № 5. – С. 72–77. – URL: http: //www.electronics.ru/files/article_pdf/0/article_592_363.pdf
13.Библиотека элементов для проектирования самосинхронных полузаказных микросхем серий 5503/5507 и 5508/5509 /
Ю.А. Степченков, А.Н. Денисов, Ю.Г. Дьяченко, Ф.И. Гринфельд, О.П. Филимоненко, Н.В. Морозов, Д.Ю. Степченков. – М.: Изд-во ИПИ РАН, 2012. – 1348 с.
14.Степченков Ю.А. [и др.] Самосинхронный вычислитель для высоконадежных применений // Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС): сб. тр. всерос. науч.-техн. конф. / Ин-т проблем проектир. в микроэлектронике РАН. – М., 2010. – № 1.
15.ГОСТ Р 53480-2009. Надежность в технике. Термины
иопределения. IEC 60050 (191): 1990-12 (NEQ). – М.: Стандарт-
информ, 2010.
16.Мажоритарное устройство: пат. Рос. Федерация № 2580080 / Тюрин С.Ф., Каменских А.Н.; опубл. 10.04.2016.
Бюл. № 10.
17.Программируемое логическое устройство: пат. Рос. Федерация № 2573732 / Тюрин С.Ф., Вихорев Р.В.; опубл. 27.01.2016. Бюл. № 3.
18.Программируемое логическое устройство: пат. Рос. Фе-
дерация № 2544750 / Тюрин С.Ф.; опубл. 20.03.2015. Бюл. № 8.
19.Программируемое логическое устройство: пат. Рос. Федерация № 2547229 / Тюрин С.Ф., Городилов А.Ю., Вихорев Р.В.;
опубл. 10.04.2015. Бюл. № 10.
20.Программируемое логическое устройство. пат. Рос. Федерация № 2573758 / Тюрин С.Ф., Городилов А.Ю., Данилова Е.Ю.;
опубл. 27.01.2016. Бюл. №3.
146
21.Тюрин С.Ф. Вычислительная техника и информационные технологии. Цифровая схемотехника: учеб. пособие. – Пермь: Изд-во Перм. гос. техн. ун-та, 2008. – 137 с.
22.Тюрин С.Ф. Вычислительная техника и информационные технологии. Руководство к лабораторным работам в системе
Proteus 7.2. – Пермь: Изд-во Перм. гос. техн. ун-та, 2010. – 135 с.
23.Тюрин С.Ф., Гончаровский О.В., Громов О.А. Вычислительная техника и информационные технологии. Аппаратные средства вычислительной техники: конспект лекций. – Пермь: Изд-во Перм. гос. техн. ун-та, 2011. – 324 с.
24.Тюрин С.Ф., Греков А.В., Громов О.А. Реализация цифровых автоматов в системе Quartus фирмы Altera: учеб. пособие. – Пермь: Изд-во Перм. гос. техн. ун-та, 2011. – 134 с.
147
ПРИЛОЖЕНИЕ 1
Адаптивные логические блоки ПЛИС Stratix III
ПЛИС Stratix III описана в большом количестве литературы [6–9]. Имеются данные о возможном производстве таких ПЛИС на Воронежском заводе полупроводниковых приборов ВЗППМикрон, ОАО «КТЦ «ЭЛЕКТРОНИКА» [10]. Структура таких ПЛИС включает так называемые блоки LAB (logic array block), они содержат адаптивные логические модули ALM (adaptive logic modules), которые могут быть конфигурированы для реализации комбинационной логики, в том числе арифметических операций,
атакже для реализации автоматов с памятью.
Вдоступных источниках указано, что архитектура АЛМ совместима архитектурой 4-входовых LUT-4 LUT, а один АЛМ может также реализовывать любые функции до шести переменных и определенные функции семи переменных. Отмечается, что такая архитектура выигрывает по быстродействию и эффективности (вероятно, речь идёт об аппаратных затратах и площади кристалла) (рис. П1.1).
На рис. П1.1 в верхней части указаны восемь входов адаптивной LUT, что может создать впечатление о возможности реализации 8-LUT, но нижняя часть рисунка уточняет, что LUT всётаки шестивходовая. Более подробная структура АЛМ0, АЛМ1, представленная на рис. П1.2, не вносит ясности в особенности реализации дерева 6-LUT.
Ещё более запутывает информация презентации [11], в которой чёрным по белому написано, что для реализации k - LUT необходимы 2 k бит SRAM и мультиплексор также 2k:1. Это попросту невозможно! Различные режимы использования АЛМ не проясняют детали (рис. П1.3).
148
Рис. П1.1. Адаптивный логический модуль ПЛИС Stratix III
Рис. П1.2. Состав адаптивных логических модулей АЛМ0, АЛМ1 ПЛИС Stratix III
149
Рис. П1.3. Режимы использования адаптивных логических модулей АЛМ
Рассмотрим первоисточник – документацию на ПЛИС Stratix III [12], там приведена детализация АЛМ (рис. П1.4).
Таким образом, выясняется, что АЛМ построен не только на двух 4 ЛУТ, но имеются ещё четыре ЛУТ на 3 переменных 3ЛУТ, т.е. из двух 3ЛУТ можно получить один 4ЛУТ. Следовательно, имеется всего четыре 4 ЛУТ, тогда становится понятно, как строится 6ЛУТ – двумя старшими переменными e,f выбирают один из четырёх! На рис. П1.4 не указаны управляющие сигналы на ряде мультиплексоров, обозначенных трапециями (ЛУТ1-6 тоже мультиплексоры, но изображены с управляющими сигналами, настройка подразумевается).
150