книги / Электроника и микросхемотехника. Ч. 2 Электронные устройства промышленной автоматики

напряжения через нуль, поступают на управление первым регулято­ ром и одновременно на вычитающий вход счетчика СТ1. В момент, когда в этом счетчике останется нуль, на выходе схемы ИЛИ1 форми­ руется отрицательный скачок напряжения, который, поступая на управляющий вход СТ2, записывает в него число Ху2, стоящее на его параллельных входах. При этом начинает работать канал управления второго регулятора и т. д. С приходом следующего импульса Тр начи­ нается следующий цикл управления.

Формирователи сигнала управления для регуляторов с ЧСИУ — НЧ при групповом синхронном (зависимом) управлении строятся поиному принципу. Наиболее удобно при этом использовать алгоритми­ ческие (последовательные) ФСУ.

При синхронном управлении регуляторами с фиксированными пе­ риодами регулирования сигналы управления каждым регулятором могут формироваться либо в начале Тр, либо внутри него в тактах 7V В первом случае в начале периода регулирования определяется суммарный сигнал управления для группы регуляторов в этом интер­ вале, на основании которого сразу же вычисляется число квантов энер­ гии, подключаемых на каждом такте интервала Гр, обеспечивающее минимум суммарной мощности искажений. По результатам вычислений корректируется управляющее слово F каждого канала без изменения, числа единичных разрядов слова. Такое синхронное управление при­ емлемо для использования узлов ФСУ параллельно-последовательно­ го преобразования, генерирующих слова F в начале каждого интерва­ ла Г р.

Во втором случае число квантов энергии, подключаемых одновре­ менно по всем каналам, также рассчитывается на основании суммарно­ го сигнала управления, но не сразу в начале Гр, а постепенно, на каж­ дом такте Ts с учетом значений сигнала управления для каждого регулятора. Подключение к сети нагрузки каждого регулятора проис­ ходит по закону взаимоподчиненности каналов (распределению прио­ ритетов на подключении кванта энергии в данном такте по всем регу­ ляторам в соответствии с сигналами управления), причем первыми всегда подключаются каналы с наибольшими значениями Ху. Так, для трех регуляторов с сигналами Х уХ = 42, Ху2 = 19, Хуз = 35 по­ рядок подключения их нагрузок соответственно следующий: 1 — 3 — 2. Этот порядок остается неизменным до тех пор, пока не изменится зна­ чение сигналов управления в каком-либо канале таким образом, что изменится их приоритет.

Рассмотрим в качестве примера схему управления группой регуля­ торов с ЧСИУ — НЧ и пошаговым вычислением функции распреде­ ления сигналов управления (рис. 4.20, а). Для максимального равно­ мерного распределения импульсов мощности с помощью суммирующе­ го и делительного устройств определяют число импульсов мощности, которое нужно пропустить к нагрузке при минимальном искаже­ нии сетевого напряжения. Для этого суммируют общее число импуль­ сов мощности, выраженное суммой сигналов управления всех каналов,

181

Р и с . 4 .20

мощности, вмещающихся в один интервал регулирования N, т. е. опре-

П

деляют m = X Xyi/N. При дробном результате.остаток округляется

в сторону ближайшего большего целого числа. В дальнейшем в каждый такт управления к нагрузкам пропускается только т импульсов мощ­ ности, что, во-первых, существенно снижает импульсную нагрузку на сеть, а во-вторых, уменьшает искажения сетевого напряжения до ве­ личины, практически равной искажениям от одного канала.

Схема функционирует следующим образом. Все сигналы X yi по­ ступают на вход сумматора S M . С приходом тактового импульса в на­ чале каждого полупериода сетевого напряжения осуществляются опе­

рации суммирования в сумматоре SM , т. е. определение X Ху«>Деле*

ние этого числа на N в делителе Д и запись результата в вычитающий счетчик СТ; во-вторых, программируются на величину сигнала X yi все формирователи Ft схем управления СУ. Схема управления одного ка­ нала (рис. 4.20, б) состоит из формирователя сигнала управления Fit реверсивного счетчика СТр, параллельные выходы которого через схему ИЛИ соединены с входом схемы совпадения И2 и i?«S-триггера, выполняющего роль импульсного элемента ИЭ2.

После поступления тактового импульса во все схемы управления формирователи в каждом из них начинают решать задачу, пропускать или нет очередной полупериод напряжения в нагрузку. Допустим, в каждом из каналов очередной полупериод следует пропустить в на­ грузку. При этом формирователи импульсов F{ каждой схемы управле­ ния формируют импульс, который записывается в реверсивный счет­

числения £ Х уi/N, на его одном или нескольких параллельных выхо- *=i

дах появляется единица, отпирающая схему совпадения И1, и импульсы генератора G поступают на управляющий вход распределителя RG, который, переключаясь, поочередно подключает схемы совпадения И2 каждого канала к 5-входам триггеров Т, тем самым поочередно выби­

182

рая канал управления. Импульсы с выхода выбранной схемы И2 по­ ступают только при условии наличия единицы на втором ее входе, т. е. если в данном канале нагрузка подключается к сети. Эти импульсы, во-первых, устанавливают ЯЗ-триггер в единицу, подготавливая его к срабатыванию в следующем такте, во-вторых, вычитают единицу из счетчика СТр, фиксируя прохождение сигнала на управление, и, в третьих, проходя через схему ИЛИ на вычитающий вход счетчика СТ, вычитают из него единицу, уменьшая разрешенное в данном такте чис­ ло импульсов управления.

Так распределитель RG поочередно «опрашивает» схемы управле­ ния и фиксирует формирование управляющих импульсов в них пу­ тем уменьшения содержимого счетчика СТ. Когда последний обну­ лится, т. е. число разрешенных для управления в данном такте импуль­ сов будет исчерпано, на его параллельных выходах появляются нули, запирающие схему совпадения И1 и отключающие генератор G OT вхо­ да распределителя RG. Последний останавливается.

В следующем такте выбор канала начнется с последнего, на кото­ ром остановился распределитель RG.

Счетчик СТр в схеме управления служит для запоминания сформи­ рованных формирователем F импульсов, которые в силу поочередного опроса схемы не прошли в нагрузку.

Таким образом, к сети подключается точно определенное число на­ грузок в каждом полупериоде (или периоде) сетевого напряжения, что обеспечивает равномерную загрузку сети и минимум низкочастотных колебаний напряжения.

4.10.Узлы согласования ФСУ с многофазными ИО регуляторов

снизкочастотным импульсным управлением

Для согласования схемы ФСУ с конкретным ИО необходим узел согласования УС, в функции которого входит генерирование сигналов запуска gx.......gn для тиристорного ИО в каждом такте работы ФСУ. Роль этого узла особенно важна в схемах регуляторов с ИУ — НЧ, поскольку, как было показано выше, качество работы таких регуля­ торов существенно зависит от порядка и очередности переключения тиристоров ИО. Максимальная эффективность имеет место при цик­ лическом чередовании во времени подключаемых к нагрузке фаз, равномерной загрузке фаз и равенстве интервалов коммутации тиристо­ ров. Кроме того, УС расщепляют выходные импульсы ФСУ в управ­ ляющие цепи нескольких тиристоров, так как в схемах ряда много­ фазных ИО необходимо одновременное включение как минимум двух тиристоров.

Основными факторами, влияющими на структуру схемы УС, яв­ ляются:

р, способ коммутации тиристорных ключей ИО при том или ином виде низкочастотного управления;

способ реализации симметричных режимов управления регулято­ ром для равномерной загрузки фаз;

183

ход к проектированию устройств этого типа.

Обобщенная функциональная схема УС (рис. 4.21) содержит узел оценки фаз (УОФ) и узел генерирования импульсов коммутации тирис­ торных ключей (УГИ).

Узел оценки фаз обеспечивает требуемый порядок коммутации ти­ ристоров во времени на каждом такте работы ФСУ, в течение которого сигнал управления равен 1. Этот порядок задается сигналами чередо­ вания фаз, образующими вектор чередования фаз (вектор выходов УОФ) G' I/v] = {g[i ё'2> ёг}- Изменение значения этого вектора происходит только под действием сигнала F [jTs] = 1.

Схема УГИ генерирует сигналы управления тиристорными ключа­

личеству тиристорных ключей в схеме ИО (обычно три или шесть), а разрядность т' вектора синхронизации кратна числу фаз сети. Если

.для включения ключей ИО безразлична полярность полупериодов напряжений фаз сети, коммутируемых к нагрузке, то т' = т = 3, в ;противном случае т' = 2т = 6.

Для реализации чередования фаз в схеме должно быть устройство, фиксирующее состояние ключей на предыдущем такте. Поскольку эти -функции возложены на УОФ, то он должен содержать в себе элементы памяти, позволяющие зафиксировать все возможные включенные со­ стояния ключей ИОв режимах ИУ — НЧ. В силу этого УОФ описы­ вается каноническими уравнениями дискретного автомата , 1 рода,

Б этих уравнениях tv — параметр автоматного времени, т. е. экви­ валент текущего значения времени. Автоматное время может быть выражено через номер текущего такта работы / и значение сигнала управления F I/T J, причем конкретный вид функциональной зависимо­ сти определяется разновидностью схем УС и исполнительных органов.

Функции К и б задаются графическим, табличным и матричным способами. Табличное задание автомата — описание его работы таб­

184

лицами выходов и переходов. Строки этих таблиц образуются значе­ ниями входного сигнала (например, F[jTs]), а столбцы — состояниямиКрайний левый столбец всегда предназначен для начального состоя­ ния схемы. На пересечении i-го столбца и k-й строки в таблице пере­ ходов ставится состояние, в которое схема переходит из i-го состоя­ ния под воздействием k-то входного сигнала, а в таблице выходов — соответствующий этому переходу выходной сигнал.

При графическом задании функций Я, и 6 состояния схемы обозна­ чают вершинами графа, а переходы — стрелками, направленными от вершины к вершине. У стрелки ставятся индексы, обозначающие вход­ ной сигнал, инициирующий данный переход, и соответствующий ему сигнал автомата.

Разрядность векторов, соответствующих схеме УОФ, определяется следующим образом. Вектор входа F[jTs] одноразрядный, так как принимает значения 0 (нет кванта энергии) или 1 (есть квант энергии). Разрядность вектора состояния Q [/v] должна позволять кодировать все возможные комбинации включений тиристоров ИО при реализации способов ИУ — НЧ. Аналогичным образом определяется и значение размерности вектора чередования фаз G' [Q.

При проектировании УОФ по составленной таблице переходов необходимо синтезировать дискретный автомат, для чего определить вид устройства памяти и структуру комбинационной схемы (КС), реализующих систему функций (4.1) в следующем виде:

УОФ как дизъюнкции конъюнкций, соответствующих наборам пере­ менных qx[tv]...... qn [/v] и F[jTX на которых сигналы q\ [Ц........ qr [ty]

равны 1. На основе полученной системы уравнений в выбранной эле­ ментной базе синтезируется часть КС, формирующая сигналы q\ f/vI,

..., qrUvl-

Функции возбуждения памяти б1( ..., бя задаются таблично, при­ чем сначала определяется вид используемых элементов памяти, затем на основе известных функций выходов и переходов П формируются искомые функции.

Элементы памяти могут быть с двумя или большим (обычно равным количеству состояний УОФ) числом состояний. Для ЭП с двумя со­ стояниями наиболее целесообразны триггеры со счетным входом, вхо­ дящие в состав любой цифровой элементной базы. Кроме того, воз­

185

правило, счетчики или распределители либо интегрального исполне­ ния, либо синтезируемые на основе перечисленных выше ЭП с двумя состояниями.

Рассмотрим процесс получения таблицы функций для ЯДТ-триг- геров. Входной сигнал этого ЭП равен сумме по модулю 2 исходного (до момента поступления сигнала на счетный вход) и последующих сигналов его прямого выхода. Поскольку на счетные входы ЭП посту­ пают сигналы Q IU а с выходов снимаются Q [/v+il, то элемент иско­ мой таблицы, принадлежащий ее i-й строке и /-му столбцу, равен покомпонентной сумме по модулю 2 кода состояния на пересечении t-й строки и /-го столбца таблицы переходов. Далее из полученной таблицы возбуждения памяти выбираются наборы переменных qx[/VJ> ...

.... qn[/v], F[tv], на которыхftlfy+il. ... Qn №v+J равны 1, в результате чего функции 6lt ..., б„ получаются как дизъюнкции конъюнкций этих наборов. После получения искомых функций производится синтез оставшейся части КС в выбранной элементной базе.

Введем несколько определений, облегчающих классификацию схем УС по особенностям их функционирования. Так, назовем однозначным тот УС, который на каждом такте Ts при F [jTs] = 1 формирует един­ ственное значение вектора управления G [/vl = G [JTS]. Этот случай имеет место во всех схемах ИО без звеньев постоянного тока. Незави­ симо от способа равномерного использования фаз сети в таких ИО на каждом такте Т5 при F [jTs] = \ к нагрузке коммутируется только одно фазное (или линейное) напряжение сети. Поскольку коммутации каждого такого напряжения однозначно соответствует включение определенных тиристорных ключей, то и значение вектора управле­ ния на такте с коммутацией будет также единственным.

По аналогии назовем многозначным УС, формирующий на /-м так­ те при F [jTs] = 1 несколько чередующихся значений вектора управ­ ления. Такие схемы рационально использовать со схемами ИО, содер­ жащими звенья постоянного тока, так как именно такие УС позволяют добиться симметричных режимов управления регулятором и равномер­ ной нагрузки на многофазную сеть схемой ИО с ЗПТ. Достигается это за счет многократного включения тиристоров в такте Ts при цикли­ ческом чередовании используемых фаз сети во всем интервале Тр. Следует отметить, что только в этих схемах ИО применение описанно­ го способа симметрирования управления одновременно обеспечивает минимальную длительность импульса мощности Тя по сравнению с другими схемами, что позволяет уменьшить длительность интервала Тр, т. е. инерционность преобразователя, и повысить качество управ­ ления выходным параметром.

В зависимости от способа равномерного использования фаз сети все схемы УС разделены на схемы с циклическим чередованием фаз (первого типа) и схем без чередования (второго типа). Первые исполь­ зуются при управлении ИО без нулевого провода и ИО со звеньями постоянного тока, а вторые — пои управлении ИО вида 5, 6 (см. табл. 2.1) с нулевым проводем.

В табл. 4.4 перечислены осневные режимы работы исследуемых схем ИО, способы реализации равномерной нагрузки многофазной

186

сети и соответствующие им схемы решения узла согласования на основе использованной терминологии.

Узлы синхронизации для ИО без ЗПТ. Импульсное низкочастотное управление в ИО без ЗПТ может осуществляться при помощи УС пер­ вого или второго типа, являющихся однозначными схемами. Основное внимание при этом уделяется построению УС для ИО без нулевого провода, наиболее приемлемых при ИУ—НЧ.

В этих схемах (ИО вида 5, 6 без нулевого провода, а также схемы вида 7... 10 кз табл. 2.1) равномерная нагрузка многофазной сети до­ стигается циклическим чередованием во времени тактов Ts, в которых

деляется из уравнения (4.12), т. е. равна длительности кванта энергии, подводимого к нагрузке.

Принцип составления таблиц входов и переходов для проектирова­ ния УОФ таких узлов согласования заключается в следующем. На пер­ вом шаге следует получить выражение для автоматного времени. Оче­ видно, что tv = jTs, так как для рассматриваемых схем ИО при однократном включении одного или двух ключей на каждом такте Т3 значение v совпадает с номером текущего такта.

Поскольку сигнал F f/vI имеет два значения (0 или 1), то вектор состояния может принимать одно из трех значений, соответствующих следующим состояниям схем ИО в течение каждого интервала tv:

1) к нагрузке подключается напряжение П ав ключами VS1 и У54 (У52 и У5<?) в схемах 5, 6, 9 или ключом VS1 (KS2) в схемах 7, 8, 70; состояние Qj f/TsJ = (00};

187

2) к нагрузке подключается напряжение UBC ключами VS3 и VS6 (VS4 и VS5) в схемах 5, 6,9 или ключами VS3 (VS4) в схемах 7, 8, 10; •состояние Q2 [JTs] = {10};

3) к нагрузке подключается напряжение Пса ключами VS1 и У55 (У52 и 1Л!?0) в схемах 5, 6, 9 или ключами VSI (IAS5) в схемах 7, 5, 70; состояние Q3 [/Ts] = {01}.

Переход от одного состояния к другому возможен только при пос­ туплении сигнала F \jTs] = 1, иначе состояние не изменится. Направ­ ление переходов, образующих замкнутый повторяющийся цикл че­ редования фаз, может быть в двух вариантах. При первом варианте

Значения вектора чередования фаз G' [/Ts] однозначно определя­ ются состояниями схемы и значением F [jTs]. Для рассматриваемых УОФ вектор G' [jTs] принимает четыре значения, первые три из кото­ рых соответствуют перечисленным выше состояниям схем ИО, а чет­ вертое — выключенным на данном такте всем ключам ИО.

Эти четыре значения можно кодировать двумя разрядами вектора G' [jTs], но такое кодирование приводит к усложнению конструкции УС в целом по сравнению с кодированием вектора G' [jT5] тремя раз­ рядами. Действительно, вектор управления G [jTs] должен быть трех­ разрядным, так как он обеспечивает управление тремя парами ключей любой из рассматриваемых схем ИО. Поэтому при кодировании G' IjTs] двумя разрядами схема УФИ дополнительно должна содер­ жать дешифратор для получения трехразрядного вектора управления (рис. 4.21). Можно показать, что кодирование вектора чередования фаз G' fJTS1 числом разрядов, равным количеству нулевых значений век­ тора G ljTs], т. е. тремя разрядами, в целом упрощает схему УС за счет упрощения конструкции УОФ. Особенно эффективен такой прин­ цип кодирования вектора G' [jTs] для многозначных УС.

В соответствии со сказанным примем следующие варианты коди­ рования вектора чередования фаз, соответствующие аналогичным значениям вектора состояний:

объединенная таблица выходов и переходов УОФ. В ней на пересече­ нии столбцов и строк в числителе указаны новые состояния, а в зна­ менателе — выходные сигналы на данных переходах. Примером слу­ жит табл. 4.5, составленная для однозначных УС первого типа.

На основе данных объединенной таблицы переходим к синтезу УОФ, предварительно выбрав тип элементов памяти. В качестве при­ мера рассмотрим процедуру синтеза УОФ при использовании в ка­ честве ЭП триггера со счетным входом, т. е. получения системы функ­ ций (4.79) и ее реализации в выбранной элементной базе.

Система функций возбуждения 6Х, ..., реализуется, как отмеча-

188

лось выше, покомпонентной суммой по модулю 2 кодов состояния /-го столбца и состояния на пересечении i-й строки и /-го столбца таблицы переходов и приведена в табл. 4.6. Из этой таблицы искомые функции бц .... б„ определяются как дизъюнкции конъюнкций наборов перемен­ ных qx [/TJ, q2 [jTs], F [jTs], на .которых qx [jTs] и q2 [jTs] равны 1, причем для чередования фаз АВ—ВС—СА—... справедлива система уравнений:

Аналогичным образом из табл. 4.5 определяются функции выходов, образующие при чередовании фаз АВ—ВС—СА—... систему уравне­ ний:

q\[iTs] = F[iTi}q1[jTs]q2[jTs];

На основании системы функций, образованной уравнениями (4.81)

... (4.84), в выбранной элементной базе реализуется искомая комбина­

ционная схема УОФ.

При проектировании схемы УГИ на основании определенных выше значений вектора состояния для рассматриваемых схем ИО составля­ ется таблица выходов УГИ. В качестве входного используются три

189

сигнала синхронизации slt Sa и $з, соответствующие моментам прохож­

g'3 f/T’j] ИЙ IjTa], формируемые в УСФ.

Из полученной табл. 4.7 следует, что включение тиристоров ИО производится только при поступлении соответствующего сигнала син­ хронизации. При этом обеспечивается выполнение условий коммута­

= 1) ключи VS1 и VS2 (VS2 и VS3) в схемах ИО вида 5, 6, 9 или ключ VS1 (VS2) в схемах 7, 8, 10 включаются только при поступлении сиг­

или ключ VS1 (IAS5, У55) включаются сигналом s3 = 1. При иных значениях входных сигналов включение тиристоров не происходит.

Из табл. 4.7 следуют системы, описывающие работу УФИ, пред­ назначенные для схем ИО вида 5, 6, 9:

Si = gigbhsA k + gig2gfsis2s3; g2 = gigigss&Ss + gigigas^;

Полученные уравнения можно существенно упростить, поскольку в наборах значений векторов G'[iTs] и s [/Т*1 только один разряд ра­ вен 1 в течение /-го такта. Поэтому окончательно получаем следующую

190