книги / Электроника и микросхемотехника. Ч. 2 Электронные устройства промышленной автоматики
.pdfгде на рис. 2.11 дана его графическая интерпретация для кванта энер гии упрощенной формы. Из графиков и уравнения (2.55) следует, что отклонение текущего значения энергии в нагрузке от эталонного для любого момента времени не превышает значения кванта энергии (функ ции 3 и 4 на рис. 2.11).
Существенным преимуществом функции распределения Ф является отсутствие ограничений на длительность периода регулирования в за висимости от максимального значения сигнала управления и способа его представления. Поэтому ФСУ на основе функции подходящих дро бей отличаются универсальностью и пригодны для любых способов кодированиясигнала управления. Кроме того, длительность Тр мо жет изменяться в процессе работы, что дает дополнительные возмож ности для использования подобных ФСУ при централизованном управ лении группой регуляторов с различными эксплуатационными харак теристиками, для введения корректирующей обратной связи на любом такте Ts и существенного снижения инерционности тиристорного ре гулятора из-за уменьшения времени на компенсацию регулируемого параметра.
Типовая схема ФСУ на основе функции подходящих дробей рабо тает при заданном значении N, характеризующем длительность интер вала числом содержащихся в нем тактов Т5, осуществляя потактовое сравнение двух дробей, характеризующих относительные значения сигнала управления на входе и выходе ФСУ.
Первая дробь равна X yIN, а вторая — alb, где а — количество
единичных значений разрядов слова F с 1-го по 6-й разряд; b — теку |
|
щий номер такта, на котором производится сравнение. В зависимости |
|
от того, |
какая дробь больше на 6-м такте, формируется значение (6 ■+■ |
-f 1)-го |
разряда слова F в соответствии с соотношениями; |
1 |
при |
a / b ^ X y/N\ |
[О |
при |
a/b > Xy/N. |
Для построения такого ФСУ необходимы два вычислительных устройства, определяющие значение дробей а/b и X y/N, и устройство сра внения, определяющее на каждом такте Т5 соотношение этих дробей.
Поскольку операция деления в цифровом виде реализуется слож нее, чем умножения, эти неравенства • можно преобразовать к виду
(I, |
если |
X yb ^ a N ; |
lO, |
если |
Xyb < aN. |
ФСУ, реализующие эти неравенства, относятся к алгоритмическим с накоплением информации, так как в них накапливается и хранится информация о всех предыдущих шагах с начала периода регулирова ния. Пример ФСУ этого типа приведен на рис. 4.12, а.
Произведения Х УЬ и aN образуются в двух накапливающих сум
маторах SM1 и SM2 по окончании действия |
импульсов такта Ts и |
F [jTs] соответственно. Работает такой ФСУ |
следующим образом. |
В начале периода по сигналу Тр сигнал Х у записывается в регистр RG, а сумматоры обнуляются. На шинах N установлен код периода регули-
6 |
8— 1852 |
161 |
|
рования. |
Рассмотрим для |
опреде |
||
|
ленности |
случай, |
когда Х у = 5 и |
||
|
N = 9. Первый импульс такта Т, |
||||
|
проходит через схему И, поскольку |
||||
|
на выходе схемы сравнения |
в соот |
|||
|
ветствии с условием |
Fb+i |
сформи |
||
|
рован сигнал, равный логической 1. |
||||
|
По окончании Т5содержимое сумма |
||||
|
торов SM1 и SM2 |
увеличивается. |
|||
_ |
В SM1 записывается |
Х у = |
5, т. е. |
||
Sj (1) = 5, а~в |
SM2 записывается N = 9. |
|
|
|
|
После первого такта схема сравнивает содержимое двух сумматоров.
Поскольку Sj (1) < |
S2 (1), то F (2) = 0 и увеличения |
содержимого |
||
SM2 не происходит, а в SM1 образуется число S, (2) = |
5 + 5 = |
10. |
||
После |
второго такта |
сравнение S, (2) и S2 (2) приводит |
к тому, |
что |
F (3) = |
1. Далее процесс формирования разрядов слова F происходит |
аналогично, в результате чего за 9 тактов сформируется 5 единичных разрядов, равномерно распределенных по интервалу регулирования. В результате к нагрузке будут подключены 5 квантов энергии таким образом, что отклонение реальной энергии дон (/) от - эталонной (ли нейной), оцениваемое критерием | 2, будет минимальным.
На рис. 4.12, а для простоты не показана схема генераторов импуль сов начала периода регулирования Тр, в качестве которой может быть использован делитель частоты импульсов Ts с основанием N, выполнен ный по любой схеме.
Описанная схема ФСУ соответствует структурной схеме (рис. 2.5), причем из-за высокого быстродействия с параллельными кодами объ единяет в себе функции элементов ИЭ1 и ИЭ2. Действительно, такто вый импульс Ts, формируемый в начале каждого полупериода сете вого напряжения, практически без задержки в виде управляющего сигнала F [jT5] проходит на управление тиристорами ИО, обеспечивая их отпирание также в начале полупериода.
Схему рис. 4.12, а с накопительными сумматорами можно исполь зовать с корректором II рода. Для этого в нее достаточно включить
162
два генератора С/ и G2 пачек импульсов, каждый из которых генери рует на своем выходе число импульсов, соответствующее установлен ным на их параллельных входах кодам при поступлении на тактовый вход одного импульса. Эти генераторы программируются нормирую щим сигналом Х Н0Рм и сигналом Х ос. В исходном состоянии суммато ры очищены, в регистре RG записан код Х у, на шинах N установлен код периода регулирования Тр. Сигналы Х у и Х„орм не меняются в течение Тр, а сигнал Х ос может измениться в любом такте работы ФСУ.
Значения Х„0рм и Хос определяются следующим образом. Для из менения корректором выходного параметра (средней мощности в на грузке за время Гр) на ±А Р„ при неизменном коде Ху диапазон из менения Хос должен соответствовать условию:
0 < Х о с < 2 Х уД Р11/Р н(Х у), |
(4.7 5 ) |
причем значение X0Cmin = |
0 соответствует наибольшему значению |
|||||
выходного параметра |
|
|
|
|
|
|
|
|
Рн max = |
Р н (Ху) + |
АРн, |
(4.76) |
|
значение Х0.с = ХУДPJPU(Ху) |
соответствует мощности Р„ (Ху) при |
|||||
отсутствии |
возмущений, |
а |
значение Х0.с шах = 2ХУДРп/Ра (Ху) соот |
|||
ветствует |
наименьшему |
значению мощности |
|
|||
|
|
Piimin == Рц(Х у) |
Д Р „ . |
(4.77) |
||
С учетом выражений |
(4.75) — (4.77) значение |
ХНОри равно норми |
||||
рованному значению Х0.с тах/2 и |
постоянно для любых значений Х0.с. |
Такое модифицированное ФСУ отличается повышенной точностью ре гулирования выходного параметра по сравнению с базовой схемой за счет уменьшения амплитудной и временной дискретностей выходного параметра. Так, шаг квантования Рн по времени составляет не Т’р, а Т5, что существенно меньше; шаг квантования мощности по амплитуде
снижается от 1/Ху до 0,01Ху/Хос.
При поступлении тактового импульса Ts формируется сигнал Д = = 1, так как S, (0) = S2 (0) = 0 и сигнал на выходе схемы сравнения (СС) равен (.Одновременновключаются генераторыG1 и G2,формирую щие пачки из Х„орм и Хос импульсов соответственно. Под воздействием
этих импульсов |
сумматоры накопят информацию Sj (1) = XjfXy корм! |
|||
S2 (1) = ХуХо.с |
(1). При сравнении содержимых сумматоров СО форми |
|||
рует сигнал /а = 1 |
для |
(1) > |
S2 (1). В следующем такте Sl (2) = |
|
= 2$, (I); $g (2) = |
Ху [Х0.с 0 ) + |
Х0.с (2)1. При S, (2) < S2 (2) за- |
пускается только G1 и увеличивается содержимое только SMI, a SM2 не изменяет своего состояния и т. д.
Следовательно, в каждом t-м такте сравнивается содержимое сумма торов, определяемое следующими соотношениями:
S i (0 = iXyXo.c, S2(0 = Ху lX0.c (1) + ••• + Хо.с (/)!,
где / — число единичных разрядов слова F в интервале от 1-го до t'-ro разрядов включительно.
В соответствии с содержимым сумматоров, определяемым уравне ниями (4.76), за время Гр к нагрузке будут подключены Ху + Хоа
6* |
163 |
квантов энергии, равномерно распределенных по интервалу Тр в соот ветствии с функцией подходящих дробей. Пусть Х у = 9, N = 18 и регулятор должен стабилизировать среднее за время Тр значение мощ ности в нагрузке, подключенной к выходу регулятора, при Х у = = const. Изменение среднего значения мощности каждого кванта дли тельностью Т„ может составлять ± 4 0 % от номинала, что измеряется
шагом квантования по уровню 10 %. |
|
|
|
|
|
|
|||||
Для |
перечисленных |
условий |
Х„орм = |
10, Х ос = |
0...14 |
в соответ |
|||||
ствии с |
уравнениями |
(4.75) — (4.77). Д ля Х ос |
= |
14 |
получим |
Рп = |
|||||
= Рп min. для Хос = |
10 — значение Рп = А ,.„ 0м |
и для |
Х ос |
= 6 — зна |
|||||||
чение Ри = Р„ max- |
схемы 5 Х(0) = |
5 2 (0) = 0 |
и |
= |
1, |
после чего |
|||||
При |
включении |
||||||||||
А (1) = |
9 . Ю = 90; 5 2 (1) = 18 • |
10 = |
180. Предположим, что с 2-го |
||||||||
такта действует возмущение, равное 20 % мощности ЛмюмПри |
этом |
||||||||||
сигнал обратной связи |
равен Хос (1) = |
8. Поскольку |
5 Х(1) < |
S 2 (1), |
|||||||
то f2 = |
0 и во 2-м такте увеличивается содержимое только первого сум |
||||||||||
матора: St (2) = 25! (1) = 180, |
а 5 2 (2) = 5 2 (1). Вследствие равенст |
||||||||||
ва новых чисел сумматоров /3 = |
1 и в следующем такте 5 Х(3) = 352 (3) |
и /4 = 0 и т. д. Всего за период регулирования произойдет подключе ние 11 квантов энергии к нагрузке (см. временные диаграммы на рис. 4.32, б), из которых первый имеет эталонное значение мощности Р0, а последующие— меньше эталона на 20 % каждый, т. е. 0,8Р0. Суммар ное значение средней мощности за время Тр равно требуемому (при Ху = 9 = const):
A, = 0,8Po - Ю + Р 0 = 9Р0.
Следовательно, такой регулятор компенсирует изменение выходно го параметра регулятора при любых значениях сигнала управления Ху-; обеспечивая повышенную точность и плавность регулирования заданного параметра.
Основным недостатком ФСУ с накоплением информации является большая разрядность накопительных сумматоров. Существенно про ще ФСУ без накопления информации. Алгоритм их работы записыва ется в виде системы неравенств,
(4.78)
Из соотношений (4.78) можно заключить, что максимальное число, которое должно храниться в накопительном сумматоре, составляет N.
Схема параллельного ФСУ, реализующего функции (4.78), при ведена на рис. 4.12, в. Она состоит из собственно накапливающего сум матора SM и логической схемы на его параллельных входах, решающей
задачу дополнения кода числа N до 2". В сумматоре 5М при каждом
такте Т5 производится вычисление выражения |
-----1, которое |
достигается тем, что с каждым импульсом bt (Ts) в сумматор добавля ется число, равное Ху, и тем самым за b входных импульсов Ts вычис
164
ляется произведение X yb. Это произведение делится иа N путем под бора емкости сумматора, равной N — 1. Таким образом, как только произведение Х УЬ станет равным или больше, чем N, SM переполня
ется, целая часть выражения -Л^ -- выталкивается из сумматора (что
эквивалентно вычитанию из него числа а), а в сумматоре остается оста ток от деления. Таким образом, до следующего такта в сумматоре хра нится только остаток, всегда меньший числа N.
Рассмотрим работу схемы подробнее. С приходом каждого тактово го импульса Ts в сумматор SM записывается дополнительно к храня щемуся там числу значения сигнала Х у с шин Х у. Код числа N ко вхо ду сумматора не подключен, так как отсутствует сигнал разрешения на соответствующих входах схем запрета. Когда SM переполняется, на выходе его старшего разряда появляется импульс, который, во-первых, поступает на выход схемы в виде сигнала F [jTs], во-вторых, откры вает схемы запрета для записи в SM числа N и соответственно запи рает такие же схемы для записи числа Х у. Кроме того, через схему ИЛИ этот импульс поступает иа тактовый вход SM, разрешая операцию суммирования числа N с содержимым сумматора. В результате этой операции к содержимому сумматора добавляется число, дополняющее
N до величины 2я. Пусть содержимое сумматора после его переполне ния становится равным нулю. Тогда по сигналу переполнения F [jTs1 с выхода сумматора в него записывается число [(2" — N) + Ху]. Следующий тактовый импульс Ts добавляет к этому числу величину Ху. В сумматоре оказывается число [(2я — N) + Ху1. Если оно мень ше 2”, то сигнал на выходе SM отсутствует. Следующий тактовый им пульс Ts добавляет к содержимому сумматора число Ху и в нем ока
зывается число [(2я — N) + 2Ху]. Если оно больше 2я, то появляется сигнал переноса на выходе старшего разряда сумматора (сигнал F [jTs])t который, во-первых, идет на управление тиристорами ИО, а во-вторых, к оставшемуся числу в сумматоре добавляет с шин N чис
ло 2я — N. Далее работа повторяется до следующего импульса F [jT j.
Если N = 2я, то начальные условия работы сумматора нулевые и от падает необходимость в громоздкой входной логике для дополнения
N до 2я. Схема при этом существенно упрощается.
Рассмотрим пример. Пусть N = 10; Ху = 6. Когда на выходе сум матора появляется единица, а остаток в сумматоре равен нулю, в сум
матор записывается |
число 5 (0) = (24 — 10) = |
б, работа схемы в |
новом такте начинается с этим числом в сумматоре S M. Следующий так |
||
товый импульс Ts добавляет в SM число Ху = 6, |
и в сумматоре ока |
|
зывается записанным |
число 5 (1) = 5 (0) + Ху = |
12. Сумматор рас |
считан на хранение числа 15, поэтому он не переполняется и сигнала выхода нет. Второй синхроимпульс добавляет еще Ху = 6. Тогда в сумматоре оказывается число S (2) = 5 (1) -f Ху = 18. Это больше емкости сумматора, поэтому единица переноса старшего разряда вы талкивается из сумматора, а в сумматоре остается , число S (3) =
= 5 (2) — 15 = 3. К этому числу добавляется с шин N число 2я —
165
— 1 — N, т. e. 5, и следующий такт начинается с содержимым сум матора, равным 8, и т. д. Таким образом, последовательность импуль сов на выходе ФСУ подчиняется закону ...0101101011..., что соот
ветствует их оптимальному распределению |
согласно критериям |
(2 .54)-(2 .57). |
|
Алгоритмический ФСУ последовательного |
типа приведен на |
рис. 4.13, а. В этой схеме нет необходимости в дополнении N до 2.” Фор мирование числа F производится последовательным выполнением опера ций согласно условиям (4.78). Схема состоит из генератора пачки им пульсов (7; вычитающего счетчика СТ\ многовходовой схемы ИЛИ — НЕ; 7?5-триггера Т. В начале работы схемы счетчик СТ автоматически устанавливается в нулевое состояние и на выходе элемента ИЛИ — НЕ появляется сигнал логической 1, который устанавливает триггер Т в единичное состояние, открывая тем самым схему совпадения И. Этот же сигнал поступает на вход "управления записью счетчика СТ, записывая в него число N, присутствующее на его параллельных вхо дах. С приходом первого тактового импульса Ts, соответствующего мо
менту перехода через нуль |
сетевого напряжения, на |
выходе схемы |
И формируется сигнал ^ = |
1, переключается триггер Т, возвращаясь |
|
в нулевое состояние, а также |
запускается генератор G, |
формирующий |
на своем выходе последовательность импульсов числом Х у.
Схема генератора пачки импульсов (рис. 4.13, б) работает следую щим образом. По приходу тактового импульса Ts триггер Т устанав ливается в единичное состояние и сигналом 1 своего прямого выхода открывает по одному входу схему совпадения И для прохождения им пульсов с выхода генератора импульсов G на вычитающий вход счет чика СТ, в котором предварительно записано число Х у. Содержимое счетчика СТ начинает уменьшаться до тех пор, пока он полностью не
166
установится в нуль; при этом сигнал с выхода схемы ИЛИ — НЕ пе реключает триггер Т в нулевое состояние. Схема совпадения И запи рается. Таким образом, количество импульсов на выходе управляемо го генератора пачки импульсов G (рис. 4.13, а) равно значению сигнала Ху. Эти импульсы вычитаются из. содержимого счетчика СТ, т. е. выполняется операция (N —- Ху). Если N > Ху, то в СТ остается ■остаток, дающий на выходе элемента ИЛИ — НЕ сигнал логического
О, |
и опрокидывание триггера Т не происходит, т. е. в данном такте Fj = |
||
= |
0. Следующий импульс Т опять приводит к срабатыванию генера |
||
тора G, на выходе которого снова формируется Ху импульсов, т. е. |
|||
выполняется операция |
[(N — Ху) — Ху] = N — 2ХУ. |
Если N < |
|
< |
2ХУ, то в момент обнуления счетчика СТ на выходе элемента ИЛИ — |
||
НЕ появляется сигнал |
логической 1, который взводит |
триггер Т, |
перебрасывая его в единичное состояние и подготавливая тем самым к срабатыванию от очередного тактового импульса T s. Этим же им пульсом в счетчик СТ опять записывается число N Остаток числа Ху с выхода G после обнуления счетчика СТ вычитается из его нового со держимого N.
Таким образом, выполняется операция N у, где а — число импуль
сов на выходе F\ b — число тактовых импульсов Т5.
В случае необходимости сигнал управления Ху можно изменить в любой момент внутри периода регулирования, причем так как в счет чике СТ хранится информация о предшествующих моменту изменения Ху операциях в виде остатка, точность работы ФСУ не теряется.
Так как операции вычислений производятся с последовательными кодами, сдвиг импульсов Fj относительно Ts становится большим, по этому в схему введем триггер 7\ выполняющий роль элемента ИЭ2 (рис. 2.5).
Рассмотренные схемы ФСУ формируют на нагрузке импульсы энер гии длительностью в одну полуволну сетевого напряжения. При нечет ном числе импульсов Ff в периоде регулирования Тр в нагрузке, а зна чит и силовой сети, появляется постоянная составляющая, которая ухудшает работу мощных потребителей, особенно если нагрузка под ключена к сети через трансформатор. Постоянная составляющая от сутствует, если импульсы энергии состоят из двух полуволн питающе го напряжения — положительной и отрицательной. На рис. 4.13, в изображена схема, содержащая рассмотренный выше алгоритмический ФСУ последовательного действия.
Работа ее состоит в том, что каждый тактовый импульс Ts запускает генератор пачки импульсов G и одновременно передним фронтом уста навливает D-триггер Т2 в состояние -триггера управления 77, а задним фронтом устанавливает триггер 77 в исходное состояние (на пример, нулевое). При этом если триггер 77 находится в состоянии логической 1, то схема совпадения И открыта и импульс 7, проходит на выход, что приводит к появлению единицы на выходе F [JTS] ФСУ и сбросу Т1 в нуль. Каждый импульс с выхода делителя Д, аналогично го описанному (рис. 4.14, а), переключает /?5-триггер 77 и D-триг гер Т2 в единичное состояние. После прихода очередного тактового
167
импульса 7 Sтриггер Т1 сбрасывается в нуль, формируя на выходе F [jTs] импульс, а D -триггер 72 остается в прежнем, т. е. единичном, состоя нии. Разное состояние триггеров 77 и Т2 вызывает появление на вы ходе логической схемы «Равнозначность» сигнала запрещения выдачи генератором G пачки импульсов, для чего в схеме генератора пачки
импульсов |
(рис. 4.13, б) выход схемы «Равнозначность» |
подключается |
|||
в третьему входу схемы совпадения И. При этом |
в тот |
полупериод |
|||
напряжения, когда сигнал F [jTs] = 0, генератор |
G и |
счетчик |
СТ в |
||
схеме не |
работают. |
|
|
|
|
После |
очередного синхроимпульса D -триггер 72 переключается |
||||
в нулевое |
состояние, при этом снова появляется |
импульс |
на |
выходе |
|
F ljTs], т. |
е. на выходе F [jTs] непременно появляются |
подряд два |
выходных импульса, что приводит к включению тиристоров в течение двух полуволн. Так как триггеры Т1 и 72 устанавливаются в одина ковое состояние, то на выходе схемы «Равнозначность» появляется единица, снимая запрет с запуска генератора G.
Рассмотренные схемы ФСУ предназначены для работы в однофаз ной сети. В случае необходимости использовать электронный регулятор в трехфазной сети схема собственно ФСУ практически не изменяется, однако появляется ряд дополнительных элементов, обеспечивающих работу однофазного ФСУ для управления многофазным исполнитель ным органом. Такая схема (рис. 4.14) работает следующим образом. При появлении сетевого напряжения Uc на шинах А, В и С генератор тактовых импульсов G1 генерирует синхроимпульсы Tsif совпадаю щие с моментами переходов через нуль напряжений фаз сети, которые поступают на вход счетчика СТ1 и на первые входы соответствующих схем совпадения И. Счетчик СТ1 формирует импульсы синхронизации ФСУ 7 S делением частоты входных синхроимпульсов Tsi на целое число. В данной схеме счетчик СТ1 обеспечивает бестрансформаторное преобразование максимального среднего напряжения на нагрузке. Так, если коэффициент деления этого счетчика равен 4, то максимальная мощность, подключаемая к нагрузке, будет равна Р п.п/4.
Импульсы тактовой частоты 7 S поступают на вход формирователя F, формирующего период регулирования и вырабатывающего на своем выходе в течение этого периода тактовые импульсы управления, число которых в течение этого интервала равно величине сигнала управления Х у. Каждый тактовый импульс управления на выходе фор мирователя F коммутирует в нагрузку единичный импульс мощности с длительностью 7„, кратной длительности полупериода сетевого напря жения. Эти импульсы управления F [jTs]через схему ИЛИ поступают на вход распределителя RG, чередующего порядок распределения под ключения схем совпадения И к входам G1 во времени. Одновременно импульсы F 1/7J поступают на вход 5 триггера 7 , устанавливая его в единичное состояние. При этом сигнал с прямого выхода триггера Q поступает на все схемы совпадения И, снимая запрет с их включения. Для включения любой схемы И необходимо совпадение во времени сиг налов на всех ее входах. Если в предыдущий момент времени до при хода тактового импульса управления 7 [/7 s] была подключена схема ИЗ, то после прихода импульса распределитель RG переключится в
168
rl-Ц |
о/ |
О* |
О*? |
---- :-----* JA/I |
|
|
|
4—
L_.
Р и с. 4.14
следующее состояние и подключит схему И1, отключив ИЗ. Следующий тактовый импульс управления F[jTs] подключит схему И2, отключив схему И 1 и т. д. В любом случае на выходе каждой из схем И, подклю ченной в данный момент распределителем RG, последовательно во времени появляются импульсы, синхронные с моментами перехода че рез нуль напряжений соответствующих фаз сети. Так, при включении схемы совпадения И1 на ее выходе появляются импульсы, синхронные с напряжением Пав сети, на выходе схемы И2 при ее включении — импульсы, синхронные с напряжением UBC, на выходе схемы ИЗ — импульсы, синхронные с напряжением UCA• Число импульсов в те чение интервала Т„ между двумя тактовыми импульсами управления F l/Tsi определяется длительностью включенного состояния триггера Т, которая, в свою очередь, определяется основанием счета счетчика СТ2, на вход которого через схему ИЛИ поступают импульсы с выходов схем совпадения. Счетчик СТ2 подсчитывает число импульсов на выходах этих схем в соответствии с основанием его счета, после чего в момент окончания последнего импульса счета выдает сигнал на установку в нуль триггера Т, запирая схемы И и ограничивая число импульсов, пропускаемых в течение интервала Т„. В рассматриваемом случае основание счета счетчика СТ2 равно двум, что соответствует единичному импульсу мощности Тн длительностью в два полупернода сетевого напряжения TJ2, т. е. Т„ = Тс.
169
Импульсы с выходов схем И поступают на входы шифратора на схемах ИЛИ1, ИЛИ2, ИЛИЗ, а с их выходов подаются на входы тирис торов VS1, VS2 и VS3. Каждый импульс поступает на входы двух схем ИЛИ из трех, имеющихся в шифраторе, включая в течение полупериода сетевого напряжения два вентиля из трех. Например, импульсы на выходе схемы И1, совпадающие по фазе с моментами перехода через нуль напряжения Uдв сети, поступают на входы схем ИЛИ1 и ИЛИ2, одновременно включая вентили VS1 и VS2 и подключая части R a1 и Rn2 к фазам А и В сети в течение одного полупериода сети каждый. Импульсы на выходе схемы И2, синхронизированные с напряжением Uвс сети, одновременно поступают на входы вентилей VS2 и VS3, под ключая части R H2 и /?„з нагрузки к фазам В и С сети, а импульсы на выходе схемы ИЗ подключают аналогично части /?„з и R„i к фазам С и А сети. В рассматриваемом случае длительность подключения состав ляет Тс.
Таким образом, устройство осуществляет чередование порядка использования фаз сети и потребления мощности от этих фаз во време ни ... РАв — Рве — Рса — Рав--- • Возможен и иной (обратный) порядок подключения фаз, что достигается изменением направления распределителя RG. Одновременно обеспечивается равномерная за грузка фаз трехфазной сети.
В рассмотренном ФСУ изменение сигнала управления Х у осуще ствляется только в моменты начала очередного периода регулирования Тр. Так как длительность этого периода определяет дискретность управления \Ш, то при высокой точности задания Х у длительность составляет достаточно большую величину, составляющую десятки и даже сотни секунд. Это время является чистым запаздыванием ФСУ, поэтому в прецизионных САУ его следует уменьшать до минимума. Если рассмотренную схему дополнить двумя накапливающими сумма торами SM1 и SM2 и схемой ИЛИ, как показано штрихами на рис .4.14, то величину запаздывания ФСУ можно существенно умень шить. При этом в этой схеме вместо Х у и N для управления исполь
зуются коды Ху и N*, являющиеся старшими разрядами чисел Х у и N соответственно. Теперь ФСУ за период регулирования, равный N* по-
лупериодов сетевого напряжения, пропускает в нагрузку |
Ху импуль |
сов. Образовавшиеся при этом остатки (N — N*2п) и |
(Ху — Ху2") |
запоминаются и учитываются в следующем периоде регулирования пу тем сложения их с числами N и Х у. Операция выделения старших раз рядов и учет младших разрядов в следующем периоде регулирования производится с помощью накапливающих сумматоров SM1 и SM2.
Рассмотрим работу устройства на конкретном примере при |
Х у = |
= 6, N = 14, представленных в десятичном коде. Записав числа |
Х у и |
N в виде 06 и 14 соответственно, выделим их старшие разряды |
Х*у = |
= 0, N* = 1, которые в качестве установок поступают на параллельные входы счетчика СТ2 и формирователя F соответственно. Первый так товый импульс с выхода генераторов синхроимпульсов G через дели тель на счетчике СТ1 (примем для простоты его коэффициент деления k = 1) поступает на вход формирователя F, содержимое которого рав
170