книги / Надежность и диагностика компонентов инфокоммуникационных и информационно-управляющих систем

Варианты заданий для самостоятельных и расчетных работ

Задание: используя приведенный выше алгоритм активизации существенного пути, построить проверяющий тест для заданной константной неисправности схемы, представленной на рис. 15.6. Внутренние линии схемы обозначены цифрами.

Рис. 15.6. Пример комбинационной схемы для построения элементарных тестов

1.Неисправность типа С0 на линии 1.

2.Неисправность типа С1 на линии 1.

3.Неисправность типа С0 на линии 2.

4.Неисправность типа С1 на линии 2.

5.Неисправность типа С0 на линии 3.

6.Неисправность типа С1 на линии 3.

7.Неисправность типа С0 на линии 4.

8.Неисправность типа С1 на линии 4.

9.Неисправность типа С0 на линии 5.

121

10.Неисправность типа С1 на линии 5.

11.Неисправность типа С0 на линии 6.

12.Неисправность типа С1 на линии 6.

13.Неисправность типа С0 на линии 7.

14.Неисправность типа С1 на линии 7.

15.Неисправность типа С0 на линии 8.

16.Неисправность типа С1 на линии 8.

17.Неисправность типа С0 на линии 9.

18.Неисправность типа С1 на линии 9.

19.Неисправность типа С0 на линии 10.

20.Неисправность типа С1 на линии 10.

21.Неисправность типа С0 на линии 11.

22.Неисправность типа С1 на линии 11.

23.Неисправность типа С0 на линии 12.

24.Неисправность типа С1 на линии 11.

25.Неисправность типа С0 на линии 13.

26.Неисправность типа С1 на линии 13.

27.Неисправность типа С0 на линии 14.

28.Неисправность типа С1 на линии 14.

29.Неисправность типа С0 на линии 15.

30.Неисправность типа С1 на линии 16.

В данной теме рассматривалось построение тестов для комбинационных схем методом активизации существенного пути. Схема задается на структурно-логическом уровне, модель дефекта – константная неисправность.

122

ТЕМА 16. ПОСТРОЕНИЕ ТЕСТОВ ДЛЯ СХЕМ С ПАМЯТЬЮ

Принципы построения тестов для схем с памятью изложены в п. 4.2.3 учебного пособия [2].

Задача построения тестов для схем с памятью на несколько порядков сложнее, чем для комбинационных схем. Если для комбинационных схем элементарный тест состоял из одного набора, то для схем с памятью элементарный тест может состоять из некоторой последовательности входных наборов, структурно состоящей из трех последовательностей: установочной, проявляющей и транспортирующей.

Рассмотрим схему на рис. 16.1.

Рис. 16.1. Пример схемы с памятью и с неисправностью на выходе RS-триггера

Пусть на выходе RS-триггера имеется неисправность C0. Для того чтобы в этой точке установить значение, противоположное неисправности, на вход S надо подать 1. Но тогда эта разница между исправным и неисправным значениями не пройдет через элемент ИЛИ. Следовательно, первым набором надо подать 1 на вход S и 0 на вход R. Тогда мы установим на выходе исправного триггера единицу. Следующим набором надо подать 0 на вход S и 1 на вход R. Тогда разница значений на выходе триггера в исправной и неисправной схемах пройдет через элемент ИЛИ на выход. Следовательно, элементарный тест представляет собой последовательность из двух наборов.

123

На структурно-логическом уровне задачу построения тестовой последовательности для заданной одиночной неисправности схемы с памятью можно свести к задаче построения тестового набора для кратной неисправности комбинационного эквивалента схемы с памятью. Однако это очень трудоемкая и плохо поддающаяся автоматизации процедура. Поэтому достаточно часто для схем с памятью тесты приходится строить вручную.

Пример построения тестов для схемы с памятью. Рассмотрим схему, приведенную на рис. 16.2. Требуется построить тест для константной неисправности С0 на линии 3.

2

3

Рис. 16.2. Пример исправной схемы с памятью

Схема построена на основе Т-триггера. Т-триггер нельзя установить в определенное состояние, поэтому Т-триггер обычно реализуют с дополнительным входом R, по которому триггер можно установить в определенное состояние. Таким образом, на первом этапе подадим на вход Х5 единицу, установив триггер в состояние 0.

На втором этапе Т-триггер надо установить в 1, чтобы исправное состояние схемы отличалось от неисправного состояния. Для этого на вход Т-триггера надо подать 1, т.е. подать 1 на входы Х3 и Х4, а на Х5 подать 0, чтобы установочный вход больше не срабатывал.

124

Поскольку единица на линии 2 установит линию 1 в единицу, то разница между исправным и неисправным состоянием схемы на выход Z1 не пройдет, так как на выходе стоит элемент ИЛИ. Поэтому на третьем этапе следует установить все входы в 0. Тогда установочный вход не сработает, нуль на линии 2 оставит триггер в прежнем состоянии, а на линии 1 появится ноль, позволяющий разблокировать выходной элемент ИЛИ.

Следовательно, тест для данной схемы состоит из трех элементарных проверок, которые сведены в таблицу:

Варианты заданий для самостоятельных и расчетных работ

Задание: для схемы, представленной на рис. 16.3, построить тесты по вариантам.

1

R

R

Рис. 16.3. Схема с памятью на синхронизируемых триггерах

125

1.С0 на входе Х1.

2.С1 на входе Х1.

3.С0 на входе Х2.

4.С1 на входе Х2.

5.С0 на линии между входом Х3 и элементом И.

6.С1 на линии между входом Х3 и элементом И.

7.С0 на линии между входом Х3 и элементом И-НЕ.

8.С1 на линии между входом Х3 и элементом И-НЕ.

9.С0 на входе Х4.

10.С1 на входе Х4.

11.С0 на входе Х5.

12.С1 на входе Х5.

13.С0 на линии между элементом ИЛИ и триггером Т1.

14.С1 на линии между элементом ИЛИ и триггером Т1.

15.С0 на линии между триггером Т1 и элементом И.

16.С1 на линии между триггером Т1 и элементом И.

17.С0 на линии между элементом И и триггером Т2.

18.С1 на линии между элементом И и триггером Т2.

19.С0 на линии между элементом И-НЕ и триггером Т3.

20.С1 на линии между элементом И-НЕ и триггером Т3.

21.С0 на линии между триггером Т2 и элементом И.

22.С1 на линии между триггером Т2 и элементом И.

23.С0 на линии между триггером Т3 и элементом И.

24.С1 на линии между триггером Т3 и элементом И.

126

ТЕМА 17. СЛУЧАЙНАЯ ГЕНЕРАЦИЯ ПРОВЕРЯЮЩИХ ТЕСТОВ ДЛЯ СХЕМ С ПАМЯТЬЮ

Впредыдущей теме было показано, как строить вручную проверяющие тесты для схем с памятью. В качестве примера была приведена очень небольшая схема. Современное аппаратное обеспечение использует сверхбольшие, в том числе программируемые, интегральные схемы (СБИСы, ПЛИСы), состоящие из десятков и сотен тысяч вентилей. Конструктивное построение проверяющих тестов для них по рассмотренным выше детерминированным алгоритмам это практически не реализуемая из-за размерности процедура. Поэтому достаточно часто при построении тестов для подобных большеразмерных схем с памятью пользуются методом случайной генерации тестов.

Метод случайной генерации заключается в следующем. Будем считать, что в схеме m входов.

1. Генерируем случайную m-разрядную последовательность длиной n. Длина n подбирается итеративно по количеству обнаруженных ошибок. Моделированием определяем, какие неисправности схемы проявляются на данной последовательности.

2. Если процент выявленных неисправностей невысок, то повторяем п. 1–2.

Обычно с помощью метода случайной генерации удается построить тесты, обнаруживающие 40–50 процентов всех одиночных константных неисправностей схемы. Поскольку в схеме присутствуют элементы памяти, целесообразно использовать моделирование построенных тестовых последовательностей для обнаружения возможных критических состязаний.

Пример. Метод случайной генерации проверяющих тестов для произвольной схемы с памятью.

Рассмотрим схему, приведенную на рис. 17.1.

Всхеме пять входов, один выход и три внутренние линии, обозначенные цифрами 1, 2 и 3, следовательно, могут иметь место 18 одиночных константных неисправностей. Сгенерируем случайную пятиразрядную последовательность длиной 6:

127

Рис. 17.1. Пример произвольной схемы с памятью

В данной схеме имеется Т-триггер с установочным входом. Пока на вход R Т-триггера не будет подана единица, выход триггера не определен. Поэтому в первом из случайно сгенерированных наборов вход Х5 поменяем на 1, чтобы установить триггер в 0, а вход Х3 или Х4 поменяем на 0, чтобы на вход Т триггера не поступил сигнал на переключение.

Обычно в реальных схемах нет возможности так легко установить память в начальное значение, поэтому данный этап в общем алгоритме отсутствует. После внесенных изменений последовательность выглядит следующим образом:

128

Промоделируем работу исправной схемы, а также работу схемы со всеми возможными одиночными константными неисправностями. Результаты моделирования сведем в таблицу (х – неопределенное значение).

Сравним реакцию исправной схемы (первый столбец) с реакциями неисправной схемы (все остальные столбцы). Если реакция исправной и неисправной схем не совпадает, то неисправность, которая указана в заголовке столбца, обнаруживается. В противном случае неисправность не обнаруживается.

Сравним реакцию исправной схемы со столбцом Х1/С0. Реакции не совпадают, следовательно, неисправность Х1/С0 обнаруживается. Сравним реакцию исправной схемы со столбцом Х5/С1. Реакции совпадают (Х – неопределенное значение, его можно считать и единицей, и нулем), следовательно, неисправность Х5/С1 не обнаруживается.

Как мы видим, не обнаруживаются только С0 и С1 по входу Х5 и С1 на внутренней линии 2, т.е. три неисправности из 18 возможных.

Реальные схемы сложнее, и процент обнаруженных неисправностей будет ниже, однако метод случайной генерации тестов широко применяется на практике вследствие своей простоты, хотя длина полученной тестовой последовательности может оказаться в несколько раз больше построенной детерминированными методами.

129

Варианты заданий для самостоятельных и расчетных работ

Задание 1: для схемы, представленной на рис. 17.2, сгенерировать случайную последовательность длиной 7. Промоделировать исправную схему и все ее модификации с одиночными константными неисправностями и определить, какие неисправности будут обнаружены данной последовательностью, а какие нет.

Рис. 17.2. Структурная схема с памятью

Задание 2: в соответствии с рассмотренной выше методикой для схемы, представленной на рис. 17.2, с заданной константной неисправностью определить:

1)обнаруживает ли предлагаемая случайная последовательность длиной в 7 наборов заданную неисправность;

2)возникают ли в исправной и дефектной схемах критические состязания на этой случайной последовательности;

3)какие дополнительные неисправности (кроме заданной) будут обнаружены данной тестовой последовательностью, используя моделирование исправной схемы и ее модификации с одиночными константными неисправностями.

130