Среднее Заочное отделение / 4 семестр / Цифровые и микропроцессорные устройства / Электронный конспект лекций (ЦиМПУ)

Данные Память ВС

Команды

Рисунок 3.1 – Классическая структура вычислительной системы

команды и в соответствии с этим вырабатываются УС, необходимые для выполнения команды. Под действием УС, ОУ получает необходимые данные, выполняет над ними нужные действия, а полученный результат затем размещается в памяти. Окончательный результат выводится с помощью УВВ на регистрацию.

Память ВС делится на оперативную и постоянную. В оперативной памяти хранятся программы пользователя, исходные, промежуточные и окончательные результаты вычислений. Поскольку оперативная память непосредственно взаимодействует с процессором, то должна иметь большой объем и высокое быстродействие, соизмеримое со скоростью работы процессора. В постоянной памяти хранятся программы, с помощью которых организуется работа ВС по вводу и выводу информации и т. д.

Таким образом, после запуска ВС осуществляет автоматическое выполнение задачи без вмешательства человека до тех пор, пока не будет выполнена вся программа.

При классической структуре построения достигается максимальное быстродействие ВС. Это объясняется возможностью параллельной работы устройств

171

по индивидуальным линиям связи, что позволяет практически параллельно производить обработку нескольких программ.

3.1.2Магистральная структура вычислительной системы

Вмагистральной структуре построения ВС (рисунок 3.2) функции, закрепленные за устройствами те же, что и в классической структуре, но взаимодействие между ними осуществляется иначе. Каждое устройство имеет

Шина адреса

Шина данных

Шина управления

Рисунок 3.2 – Магистральная структура вычислительной системы

выход на шины связи (магистрали), доступ к которым возможен с помощью специальных схем с тремя состояниями. Таким образом, к шине подключаются устройства, между которыми в данный момент происходит обмен информацией. Под шиной понимаются линии связи для передачи однотипных сигналов. Число линий связи определяет разрядность шины. В зависимости от вида передаваемой информации за каждой шиной закрепляется определенное функциональное назначение – передача сигналов адреса, данных и управления. В зависимости от направления передаваемой информации шины могут быть однонаправленные и двунаправленные. Линии шин адреса и управления являются однонаправленными. Источником сигналов адреса и управления является процессор, а предназначены сигналы для передачи остальным устройствам. Линии шины данных двунаправленные, поэтому информация может циркулировать от одного устройства к другому в двух направлениях: от устройств ввода в память – при вводе; из памяти в процессор – при выполнении команды; из процессора в

172

память – после выполнения команды; из памяти в устройство вывода – при выводе результатов и т. д. Для этого УУ формирует УС доступа к этим устрой-

ствам: IOR (от англ. Input-Output Read, ввод), MEMR (от англ. Memory Read,

чтение из памяти), MEMW (от англ. Memory Write, запись в память), IOW (от англ. Input-Output Write, вывод).

По мере совершенствования технологии изготовления интегральных схем появилась возможность создания элементной базы с высокой степенью интеграции (больших и сверхбольших интегральных схем БИС/СБИС) и интегральных носителей информации большого объема, которые в настоящее время нашли широкое распространение в ВС на базе микропроцессоров.

3.1.3Микропрограммный принцип управления

Всоответствии с принципом программного управления элементарной единицей вычислительной работы в ВС является машинная операция. Каждой операции соответствует команда – закодированная информация в виде обычного машинного слова, обеспечивающая после дешифрации выполнение данной операции. Упорядоченная последовательность команд, подлежащих исполнению, представляет собой программу работы ВС. Каждая машинная операция может быть представлена как совокупность элементарных действий, называемых микрооперациями. Самой распространенной микрооперацией в вычислительной технике является «присваивание некоторого значения», которая обозначается символом «:=». Например, RG1 := 0 (обнулить первый регистр); RGA := RG2 (переслать содержимое второго регистра в регистр адреса). Каждая микрооперация выполняется одним управляющим сигналом. Действительно, для того чтобы, например, обнулить регистр или загрузить в него слово, достаточно подать всего один управляющий сигнал.

Микрооперация специального вида, автоматически осуществляющая проверку результата выполнения некоторого логического условия (ЛУ), (например, равно ли слово нулю, равны ли два слова и т. д.) и формирование осведомительного сигнала (признака) Хj = 1, если ЛУ выполняется или Хj = 0, если ЛУ не выполняется, называется микрооперацией условного перехода. Признаки служат для управления порядком выполнения обычных микроопераций.

Код операции (КОп) и признаки Хj поступают на устройство управления, на выходе которого формируются управляющие сигналы Уi. Совокупности значений одновременно снимаемых управляющих сигналов образуют двоичные

173

управляющие слова. Эти слова являются микрокомандами (МК). Разрядность управляющих слов определяется числом микроопераций.

Более строго микрокоманда определяется как совокупность управляющих сигналов, которая обеспечивает выполнение одной или нескольких совместимых микроопераций в течение одного машинного такта.

Упорядоченная последовательность микрокоманд, обеспечивающая выполнение одной машинной операции, называется микропрограммой данной операции.

Микропрограммы обычно хранят в специальной памяти, называемой управляющей. Хранение микропрограмм в оперативной памяти приводит к резкому снижению быстродействия ВС. В отличие от оперативной управляющая память имеет небольшую емкость (обычно несколько десятков килобайтов), поэтому ее не трудно сделать более быстродействующей, что обеспечивает высокую скорость обработки информации. Поскольку каждая конкретная микрокоманда является константой, то для хранения микропрограмм чаще всего используются управляющие ПЗУ.

Упрощенная структура блока микропрограммного управления (БМУ) приведена на рисунке 3.3. Схема состоит из формирователя адреса микрокоманд (ФАМК), регистра адреса микрокоманды (РАМК) и управляющей памяти (УП). На вход БМУ подается команда из основной памяти (ОП) ВС, код операции (КОп) которой преобразуется в адрес первой микрокоманды исполняемой микропрограммы. Адрес следующий МК (АМК) формируется из адресной части первой (затем второй, третьей и т. д.) МК БМУ и модифицируется (изменяется) при необходимости значением признака Хj, поступающим из ОУ, если МК содержит микрооперацию «условный переход».

174

Операционная часть МК (МК ОУ) в виде совокупности управляющих сигналов поступает на ОУ.

3.1.4 Горизонтальное, вертикальное и смешанное микропрограммирование

МК в виде управляющих слов представляют собой либо кодовые комбинации, принадлежащие некоторому унитарному коду (если все микрооперации несовместимы), либо кодовые комбинации близкие к ним (если имеются совместимые микрооперации). Микропрограммирование такого вида получило название горизонтального. Оно характеризуется высоким быстродействием, поскольку после выборки МК управляющие слова сразу же поступают на управляемый узел. Вместе с тем горизонтальное микропрограммирование требует большой емкости УП, которая примерно на 90% заполнена нулями.

Поэтому часто от горизонтального микропрограммирования переходят к так называемому вертикальному микропрограммированию, в котором все управляющие слова сначала приводятся к унитарному виду, а затем кодируются. В этом случае в УП хранятся не длинные n-разрядные управляющие слова, а короткие закодированные МК. Выбранные из УП МК необходимо декодировать (преобразовать в управляющие слова) на специальных дешифраторах. Быстродействие устройств вследствие этого несколько снижается, но зато емкость УП уменьшается в несколько раз.

При смешанном микропрограммировании МК ОУ делится на отдельные группы разрядов, каждая из которых работает на отдельный дешифратор небольшой разрядности, но при этом дешифраторы не являются частью БМУ, они выносятся в соответствующие исполнительные блоки, снижая тем самым количество выходов БМУ.

3.1.5Организация устройств управления с жесткой логикой

Ввычислительных системах с «жесткой логикой» управления последовательности управляющих сигналов, необходимые для реализации микропрограмм, генерируются специальными логическими схемами. Если в микропрограммных устройствах управления возможно изменение содержимого памяти, а соответственно и изменение последовательностей управляющих сигналов, то в устройствах управления с «жесткой логикой» это невозможно. В этом случае

175

нужно пересматривать построение схем формирования управляющих сигналов, т. е. создавать новые схемы.

Любая ВС на «жесткой логике» обязательно представляет собой специализированную систему, настроенную на одну задачу или (реже) на несколько близких заранее известных задач. Это имеет свои достоинства по следующим причинам:

-во-первых, специализированная система (в отличие от универсальной) никогда не имеет аппаратурной избыточности, т. е. каждый ее элемент обязательно работает в полную силу;

-во-вторых, именно специализированная система может обеспечить максимально высокое быстродействие, так как скорость выполнения алгоритмов обработки информации определяется в ней только быстродействием отдельных логических элементов и выбранной схемой путей прохождения информации.

Большим недостатком ВС на «жесткой логике» является то, что для каждой новой задачи ее надо проектировать и изготавливать заново. Для преодоления этого недостатка используют ВС с программируемой логикой управления, которые перестраиваются с одного алгоритма работы на другой без изменения аппаратуры, а путем ввода в систему новой программы работы.

Контрольные вопросы к теме 3.1

1 Начертите упрощенную структурную схему ВС классического вида и поясните назначение отдельных узлов.

2 За счет чего достигается максимальное быстродействие ВС при классической структу-

ре?

3 Начертите упрощенную структурную схему ВС магистрального вида и поясните ее отличие от классической структуры.

4Какая взаимосвязь существует между программой, командой, микропрограммой, микрокомандой и микрооперацией?

5В чем заключается принцип программного управления?

6В чем заключается принцип микропрограммного управления?

7Чем отличается вертикальное микропрограммирование от горизонтального?

8Для чего нужны микропрограммные устройства управления?

9Где хранится адрес первой МК нужной микропрограммы?

10Как происходит формирование адресов последующих МК выбранной микропрограм-

мы?

11На основе какого поля общей МК происходит формирование управляющих сигналов?

12Почему при смешанном микропрограммировании дешифраторы вынесены в исполнительные блоки?

176

13 В чем заключается принцип «жесткой логики» управления?

14 Укажите достоинства и недостатки принципа «жесткой логики» управления.

Тема 3.2 Принципы организации однокристальных микропроцессоров и микропроцессорных систем

3.2.1 Общие сведения

Микропроцессор (МП) – построенное на одном кристалле (реже на нескольких) программно управляемое устройство, осуществляющее процесс обработки цифровой информации и управление им.

МП появились, когда микросхемы приобрели уровень интеграции, при котором набор блоков, необходимых для программной реализации алгоритмов, удалось разместить на одном кристалле. Первый МП Intel 4004 (1971 г.) содержал 2300 транзисторов, работал на тактовой частоте около 100 кГц и выполнял команду в среднем за 10 тактов.

В последующие годы МП стали широко применяться в аппаратуре самого разного назначения. Популярность МП объясняется их универсальностью. Массовость производства снижает стоимость МП, что в свою очередь расширяет круг их потребителей. Современные МП содержат до миллиарда транзисторов, работают на гигагерцовых частотах и выполняют команды за один такт или даже быстрее.

Программа реализуется микропроцессорной системой (МПС), основными частями которой являются:

-микропроцессор (центральный элемент МПС);

-память;

-интерфейсные схемы и контроллеры для взаимодействия с внешними устройствами.

Диапазон характеристик современных МП чрезвычайно широк. Соответственно областям применения целесообразно выделить следующие классы МП:

-простые МП;

-сложные МП высокой производительности.

Первый класс ориентирован на применение в системах управления техническими объектами и технологическими процессами в качестве встроенных блоков. В подобных применениях требования к вычислительной мощности МП относительно скромны, разрядность МП невелика и развитие идет в направлении

177

интеграции функций в пределах одного кристалла. Если простой МП занимает уже не весь кристалл, то к нему целесообразно добавить другие блоки МПС (энергонезависимую и оперативную память, порты ввода/вывода, аналогоцифровые и цифроаналоговые преобразователи и т. д.). Так возникли несложные однокристальные МПС – микроконтроллеры. В БИС/СБИС с программируемой структурой реализуются микроконтроллеры, структуру которых можно изменять по желанию потребителя. В таких системах МП играют роль отдельных «ядер», а кристалл в целом представляет собой программируемую МПС.

Современные средства обработки информации становятся портативными, питаемыми от автономных источников (батарей). Поэтому для простых МП и МПС важной задачей стало уменьшение потребляемой мощности, что достигается не только режимами работы схем, например, снижением питающего напряжения, но и введением в МПС внутренних подсистем управления питанием.

Сложные МП высокой производительности с разрядностью 32 или 64 бита характерны для универсальных компьютеров (персональных, серверов и т. п.). На универсальных компьютерах решаются разнообразные задачи, в том числе требующие большой вычислительной мощности. Это ведет к усложнению архитектур МП, введению параллелизма вычислений, кэшированию памяти, усложнению шинных структур и т. д. Система в целом реализуется на нескольких кристаллах. В частности, основной МП стали дополнять сопроцессором (для арифметических операций над числами с плавающей точкой). В микропроцессорной системе возникают трудности передачи между кристаллами интенсивных потоков информации. Поэтому и для этого класса МПС стремятся к «системам на кристалле», построенным на основе БИС/СБИС высшей сложности и стоимости.

3.2.2 Структура простой микропроцессорной системы

Типичная простая МПС имеет магистрально-модульную структуру. В такой структуре имеется группа магистралей (шин), к которым подключаются различные модули (блоки), обменивающиеся между собой информацией по одним и тем же шинам поочередно, в режиме разделения времени.

Типична трехшинная структура МПС с шинами адресов AB (от англ. Address Bus), данных DB (от англ. Data Bus) и управления СВ (от англ. Control Bus). Трехшинная структура в чистом виде характерна для простых МПС. В более производи-

178

тельных системах шинная структура образует более сложную иерархию, но в своей основе разделение на перечисленные виды шин остается справедливым.

На рисунке 3.4 показана МПС с принстонской или фон-неймановской архитектурой. По адресной шине АВ в систему передаются адреса модулей, к которым обращается МП. В эту шину включен шинный формирователь (ШФ), обеспечивающий работу на нагрузку, образуемую внешними цепями. Собственной нагрузочной способности для работы на шину у выводов МП, как правило, не хватает.

Адреса используются блоками постоянной памяти (ПЗУ), оперативной памяти (ОЗУ), а также адаптерами и контроллерами, с помощью которых МП обменивается данными с внешними устройствами (ВУ). При адресации памяти старшие и младшие разряды адресов используются по-разному. Старшие разряды поступают на селектор адреса (САЗУ). В соответствии со значениями старших разрядов селектор разрешает работу тех или иных блоков с помощью сигналов выбора кристаллов CS (от англ. Chip Select). Младшие разряды адресов используются для адресации слов внутри выбранного блока. Оперативная память получает от МП управляющий сигнал записи/чтения R/W (от англ. Read/Write ), указывающий на требуемое направление передачи данных между памятью и МП. Постоянная память в таком сигнале не нуждается, так как в рабочем режиме используется только для чтения. Селектор адресов внешних устройств (САВУ) декодирует адреса, присвоенные адаптерам и контроллерам, и вырабатывает сигналы CS разрешения работы выбранным модулям.

С внешними устройствами, работающими с параллельными кодами, МП общается с помощью программируемого параллельного адаптера (ППА), кото-

рый имеет три канала связи с ВУ. Для каналов ППА могут быть выбраны различные режимы ввода, вывода и двунаправленных передач и разные способы обмена с МП. С ВУ или каналами связи, работающими с последовательными кодами, МП общается с помощью программируемого связного адаптера

(ПСА). ПСА преобразует параллельные коды, получаемые от МП, в последовательные либо наоборот, получая последовательные коды от ВУ, преобразует их в параллельные для передачи МП. Программирование ПСА позволяет настраивать его на разные протоколы и режимы обмена. Последовательные выходные сигналы адаптера поступают на выход передатчика TXD (от англ. Transceiver Data), а последовательные входные – на вход приемника RXD (от англ. Receiver Data).

179

Рисунок 3.4 – Типовая структурная схема МПС

Контроллеры прерываний (КПр) обеспечивают обмен МП с внешними устройствами в режиме прерывания (временной остановки) выполняемой программы для обслуживания запроса от ВУ. Контроллер принимает запросы прерываний IRQ (от англ. Interrupt Request) от нескольких внешних источников и обрабатывает их с учетом приоритетов и маскирований. Векторные прерывания реализуются следующим образом. Определив подлежащий обслуживанию запрос, контроллер запрашивает прерывание у МП, выставляя для него сигнал INT (от англ. Interrupt). Если прерывания разрешены, то МП производит необходимую подготовку для перехода от основной программы к подпрограмме обслуживания прерывания, после чего отвечает контроллеру сигналом подтверждения прерывания INTA (от англ. Interrupt Acknowledge). Сигнал INTA (на рисунке 3.4 не показан) служит стробом чтения сформированного контроллером начального адреса подпрограммы (вектора). Вектор поступает в МП, затем выполняется подпрограмма обслуживания прерывания, после чего возобновляется выполнение основной программы.

180