Среднее Заочное отделение / 4 семестр / Цифровые и микропроцессорные устройства / Электронный конспект лекций (ЦиМПУ)

При низком уровне выходного напряжения элемента-источника ток нагрузки втекает в этот элемент, а из входных цепей элементов-приемников токи вытекают (рисунок 1.14, б ). Следовательно, входные и выходные токи в различных логических состояниях протекают в разных направлениях. Зная токи

и, характеризующие возможности элемента-источника сигнала,

и токи и , потребляемые элементами-приемниками, можно контролировать соблюдение нагрузочных ограничений, обязательное для всех элементов схемы цифрового устройства.

Кроме того, к статическим параметрам относятся:

– Коэффициент разветвления по выходу Краз характеризует нагрузочную способность логического элемента и определяет число входов однотипных элементов, которое может быть подключено к выходу данного элемента. Чем выше нагрузочная способность элементов, тем меньшее число элементов может потребоваться при построении цифрового устройства. Из рисунка 1.14 следует, что коэффициент разветвления по выходу Kраз может быть определен по формуле:

По формуле (1.34) можно определить допустимое значение выходного тока Iвых при отсутствии справочных данных;

– Коэффициент объединения по входу Коб определяет число входов логи-

ческого элемента, предназначенных для подачи логических аргументов. Элементы с большим коэффициентом объединения по входу имеют более широкие функциональные возможности;

Важнейшим динамическим параметром является быстродействие логических элементов. Оно оценивается задержкой распространения сигнала от входа к выходу логического элемента при включении и выключении (логический элемент включен, если на его выходе уровень лог. 0 и наоборот). Временные диаграммы переключения инвертирующего логического элемента показаны на рисунке 1.15.

52

самым повысить быстродействие ЛЭ. База VT1 через резистор R1 подключена к источнику питания UП, эмиттеры являются входами элемента, а в цепь коллектора включен эмиттерно-базовый переход транзистора VT2. Потенциал базы VT1 выше потенциала коллектора, поэтому коллекторный переход VT1 открыт. Режим эмиттерного перехода VT1 зависит от входного сигнала. Если хотя бы на одном из входов присутствует лог. 0, то потенциал эмиттера UЭ, меньше потенциала базы Uб – эмиттерный переход открыт. Таким образом, оба перехода VT1 открыты, и он насыщен. При этом практически весь ток базы VT1 прохо-

UЭ > Uб; эмиттерный переход закрыт, и ток базы VT1 переключается в цепь коллектора, напряжение UК1 на котором составляет теперь около 2 В.

Рассмотрим работу сложного инвертора. Например, если на одном из входов лог. 0, то напряжение UК1 на коллекторе VT1 незначительно, оно меньше 0,6 В − порога отпирания кремниевых транзисторов. Поэтому транзистор VT2 закрыт, его эмиттер имеет потенциал UЭ2 близкий к нулю, а коллектор – высокий потенциал. В результате VT3 открыт, а VT4 заперт и напряжение на выходе элемента Uвых = U1. Если на всех входах элемента присутствует лог. 1, то ток базы VT1 поступает в его коллектор, т. е. в базу транзистора VT2, насыщая его. В результате потенциал его эмиттера UЭ2 возрастает, а потенциал коллектора UК2 уменьшается до 1 В. Следствием этого является насыщение VT4 и напряжение на выходе элемента Uвых = U0. Следовательно, рассмотренная схема реализует логическую операцию И-НЕ.

В отсутствие диода VD4 на эмиттерно-базовый переход VT3 при Uвых = U0 воздействует напряжение Uбэ3 = UK2 – Uвых = 1 – 0,2 = 0,8 В, в результате VT3 будет открыт, хотя должен быть закрыт. При наличии диода VD4 часть напряжения UK2 – Uвых выделяется на нем, в результате Uбэ3 < 0,6 B и транзистор VT3 заперт. Резистор R4 ограничивает сквозные токи в выходном каскаде ЛЭ.

Сложный инвертор в рассмотренной схеме должен обеспечивать элементу большую нагрузочную способность, т. е. обладать малым выходным сопротивлением в обоих логических состояниях. Существуют более сложные схемы инверторов, которые обеспечивают повышенную нагрузочную способность.

Диоды VD1 … VD3 предназначены для защиты входов транзистора VT1 от пробоя и называются демпфирующими.

В обычных микросхемах схемотехники ТТЛ у насыщенного транзистора коллекторный переход смещен в прямом направлении и инжектирует неоснов-

55

ные носители в базу. Это удлиняет процесс запирания транзистора. В микросхемах схемотехники ТТЛШ параллельно коллекторному переходу всех транзисторов подключается диод Шотки (рисунок 1.17), который при отпирании транзистора предотвращает смещение его в прямом направлении. В результате исключается насыщение, и, следовательно, повышается быстродействие и снижается потребляемая мощность.

а) б)

Рисунок 1.17 – Схема подключения диода Шотки к биполярному транзистору (а) и УГО транзистора Шотки (б)

1.3.5 Базовый элемент схемотехники КМОП

Основой базового элемента схемотехники КМОП является инвертор на униполярных транзисторах с индуцированными каналами p- и n-типов (на комплементарных МОП-транзисторах). Схема инвертора (рисунок 1.18) состоит из двух встречно включенных МОП-транзисторов: VT1 с каналом р-типа и VT2 с каналом n-типа. Их затворы объединены и являются входом инвертора. Общая точка стоков этих транзисторов служит выходом. При этом их p-n переходы ис- ток-подложка, сток-подложка всегда заперты.

Если на вход инвертора подано напряжение низкого уровня U0, то транзистор VT2 заперт, а VT1 открыт, т. е. в нем образуется канал. Поскольку входное сопротивление следующего каскада очень велико, то напряжение на выходе инвертора Uвых = U1 ≈ Uп.

56

+

Uп -

p VT1

Вых

VT2 n Вх

Рисунок 1.18 – Схема инвертора на КМОП-транзисторах

При высоком уровне входного напряжения Uвх = U1 ≈ Uп канал образуется в транзисторе VT2 и он открыт, а транзистор VT1 закрыт и выходное напряжение

Uвых = U0 ≈ 0.

Достоинства инвертора на КМОП-транзисторах:

− высокая помехоустойчивость в обоих логических состояниях (Uпом ≈ 0,5Uп), так как входное напряжение, при котором происходит переключение примерно равно 0,5Uп;

− в статическом состоянии в одном из транзисторов отсутствует канал для протекания тока. Кроме того, как правило, такие схемы работают на подобные себе схемы, поэтому ток нагрузки будет практически близок к нулю. Следовательно в статическом состоянии потребляемая мощность Рпот.ср ≈ 0.

Для построения двухвходового логического элемента И-НЕ требуется два рассмотренных инвертора (рисунок 1.19).

57

+

Uп

–

Вх.1

VT4

n

Вх.2

Рисунок 1.19 – Смеха логического элемента И-НЕ на МОП-транзисторах

Логический элемент состоит из двух параллельно включенных МОПтранзисторов с каналом p-типа и двух последовательно включенных МОПтранзисторов с каналом n-типа. Таким образом, входной сигнал управляет парой МОП-транзисторов с каналами разной проводимости, при этом всегда один из транзисторов будет открыт, а другой закрыт.

При поступлении на оба входа напряжений высокого уровня U1 в транзисторах VT3 и VT4 образуется канал, а в парных транзисторах VT1 и VT2 канала не будет. В результате через образовавшиеся каналы на выход ЛЭ передается низкий уровень общей шины, т. е. Uвых = U0 ≈ 0.

При поступлении хотя бы на один из входов напряжения низкого уровня U0, на выходе появится напряжение высокого уровня, передаваемое от источника питания через канал транзистора VT1 или VT2, т. е. Uвых = U1 ≈ Uп.

Подобным образом работает схема логического элемента ИЛИ-НЕ, представленная на рисунке 1.20.

58

Вых

n

n VT4

Рисунок 1.20 – Схема логического элемента ИЛИ-НЕ на МОП-транзисторах

Логический элемент состоит из двух последовательно включенных МОПтранзисторов с каналом р-типа (VT2 и VT3) и двух параллельно включенных МОП-транзисторов с каналом n-типа (VT1 и VT4).

При поступлении хотя бы на один из входов напряжения высокого уровня U1, в одном из параллельно включенных транзисторов (VT1 или VT4) образуется канал, а в парном ему транзисторе (VT2 или VT3) канала не будет. Тогда на выход ЛЭ через образовавшийся канал передается низкий уровень общей ши-

ны, т. е. Uвых = U0 ≈ 0.

При подаче на оба входа напряжения низкого уровня U0 образуются каналы в транзисторах VT2 и VT3 и на выход передается напряжения источника пита-

ния UП, т. е. Uвых = U1 ≈ UП.

1.3.6 Типы выходных каскадов цифровых элементов

Цифровые элементы (логические, запоминающие, буферные) могут иметь выходы следующих типов:

–логические;

–с третьим или Z-состоянием;

–с открытым коллектором (стоком);

59