книги / Сборник задач и упражнений по импульсной технике

открыванию диода, подсоединенного к этому входу, и, как следствие, выходное напряжение имеет низкий уровень U0.

В настоящее время широко применяются микросхемы сле­ дующих типов: ТТЛ (транзисторно-транзисторная логика), ЭСЛ (эмиттерно-связанная логика), КМОПЛ (на «комплемен­

тарных» МОП-транзнсторах). Для всех микросхем данного типа элемент И — НЕ (ИЛИ — НЕ) является базовым.

Базовый элемент ТТЛ — И — НЕ представлен на рис. 13.5, а, б. Он состоит из входной логики на базе многоэмнттерного транзистора 7\ и сложного инвертора, яыполнен-

Рис. 13.4

ного на транзисторах Tt—Т,. Напряжение, соответствующее

241

ческие операции: ИЛИ — НЕ по выходу 1 и ИЛИ по выходу 2. Он собран на входных транзисторах Тъ Тйи опорном тран­ зисторе Т0, эмиттеры которых связаны. Напряжение, соответ­ ствующее логической 1, U1 = 4,3 В; напряжение, соответст­ вующее логическому 0,0° = 3,5 В; напряжение питания Ея —

при наличии на всех входах t/°. При подаче на Вх1 напряже­ ния U1транзистор 7\ открывается, а Т0 закрывается. Поэтому в точке в действует высокий потенциал, а в точке б — низкий.

При подаче на все входы напряжения IIй транзисторы Tt, ^ закрыты, а Г , открыт, поэтому в точке.в действует низкий

242

обеспечивают понижение уровня сигналов в точках б, в и повы­

Базовые элементы МОП логики построены на основе клю­ чевых схем на МОП-транзисторах с индуцированным каналом, рассмотренных в гл. 7 (рис. 13.7, а—г).

На рис. 13.7, а показана схема элемента И — НЕ, постро­ енная на однотипных МОП-транзисторах с индуцированным каналом типа п. Основные транзисторы Тх, Тг включены по­

243

На рис. 13.7, в, г приведены КМОП-схемы элементов ИЛИ— НЕ и И — НЕ. В этих схемах транзисторы 7 \, Тг — основные, а 7*3, ТА— нагрузочные. Наряду с рассмотренными логи­ ческими элементами широкое применение находят элементы «Равнозначность», «Неравнозначность» и «Запрет».

Элемент «Равнозначность» (рис. 13.8, а) имеет на выходе логическую 1, если на входах одновременно воздействуют оди­ наковые логические переменные, т. е.

Рис. 13.8

Элемент «Неравнозначность» (рис. 13.8, б) имеет на выходе логическую 1, если на входах присутствуют неравнозначные логические переменные

(13.11)

Элемент «Запрет» (рис. 13.8, в) имеет на выходе логичес­ кую 1, если на основном входе воздействует логический сиг­ нал хх — 1, а на запрещающем входе — логический сигнал х2 = 0

У п р а ж н е н и я и з а д а ч и

§13.2. ОСНОВЫ АЛ ГЕБРЫ ЛОГИКИ

13.1.Упростите логические функции, используя аксиомы

итождества алгебры логики:

244

Упростите логические выражения:

13.5. a) F — •х2-f- хi •х%-)- ху•х2у

б) F = ху-х2-\-ху-хй+ х у-хг.

13.6. a) F —(ху JC2) *(-^i "Ь Ха)•(^1 4“ Xnj‘y

б) F = *1*х2-*34-XfXfX3.

13.7.F = хУ"х2-\-хУ’Х2-{-x3.

13.8.F — xy•x2* x3“l- Xj •x2*x3"T*xy•Xa*jCg -f-

13.9.Запишите функции, заданные таблицами истинности,

вСДНФ: а) табл. 13.1; б) табл. 13.2.

13.10.Запишите функции, заданные таблицами истинно­ сти, в СКНФ: а) табл. 13.1; б) табл. 13.2.

245

13.12. Представьте функцию F 2) заданную табл. 13.5, в: а) СДНФ; б) СКИФ.

13.13*. Минимизируйте с помощью карт Карно функцию, заданную табл. 13.4.

13.14. Минимизируйте функции, заданные в табличной форме по единичным значениям функции: а) рис. 13.9, а; б) рис. 13.9, б; в) рис. 13.9, в.

13.15. Минимизируйте функции, указанные в задаче 13.14, по нулевым значениям функции.

Рис. 13.9

13.16.Минимизируйте с помощью карт Карно функцию, заданную табл. 13.4, по нулевым значениям функции. ••

13.17.Минимизируйте с помощью карт Карно функцию' Flt заданную табл. 13.5.

13.18.Минимизируйте с помощью карт Карно функцию F®, заданную табл. 13.5.

13.19*. Минимизируйте функцию F 3, заданную не пол­ ностью в табл. 13.5 (т. е. значения функции на некоторых на­ борах переменных не определены).

13.20. Минимизируйте функции F4 и F 5, заданные не полностью в табл. 13.5 (т. е. значения функции на некоторых наборах переменных не определены).

§13.3. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НА ДИОДАХ

13.21.Почему в схеме рис. 13.2, а при действии на пер­ вом входе высокого уровня и низкого на втором диод Д 2 за­ крыт?

13.22.В схеме рис. 13.2, а ывх х = 5 В, цвх 2 = 4,5 В. Определите напряжение на выходе, если падение напряжения на открытом диоде £/до = 0,8 В, пороговое напряжение от­

пирания диода £/ПОр = 0 ,6 В, внутреннее сопротивление гене­ раторов Ri = 0.

2 4 6

13.23. Определите напряжение на выходе схемы в задаче

делите выходное напряжение. Как изменится ивых, если про­ изойдет отказ диода:

а) Дг типа «обрыв»?

б) Д в типа «обрыв»?

в) Дх типа «короткое замыкание»? г) Д ? типа «короткое замыкание»?

13.26.Составьте таблицу истинности для трехвходовой схе­ мы ИЛИ на диодах, если за логическую 1 принят высокий уро­ вень.

13.27.Какую логическую операцию будет реализовывать схема рис. 13 2, а, если за логическую 1 при нять низкий уро­ вень?

13.28.Почему в схемо рис 13.3, а при действии на первом

схемы Й на диодах, роде, за логическую, 1 принят высокий уро­ вень.

Ш-З?. Какую, логическую операцию будет реализовывать схема рис. 13.3, ц, если щ логическую, I ПРИИЛТН ЦНЗКИ.Й уронены*

§ 1Д.4. О Д Г Ш Д О К И Е Э Д З Д С Ц З Д ъ \ ТРАЦ ЗИ О ТарДХ

247

13.34. В каком режиме и почему находится транзистор

Г2 в задаче 13.33?

13.35.Почему в схеме рис. Г3.5, а при наличии низкого уровня U0 хотя бы на одном входе транзистор Т2 закрыт?

13.37.Схема рис. 13.5, а имеет два входа. На входы Вхх, Вх2, поступают импульсы, показанные на рис. 13.2, б. Нари­ суйте временную диаграмму выходного напряжения.

13.38.Составьте таблицу истинности для схемы рис. 13.5, а. Какую логическую функцию реализует схема, если: а) за ло­ гическую 1 принять уровень U1; б) за логическую 1 принять уровень U0?

13.39.Почему транзисторная логика с эмиттерными связя­ ми (ЭСЛ) обладает самым большим быстродействием?

13.42.Почему в схеме рис. 13.6 при наличии на первом входе ывх j = U1 = 4,2 В транзистор Тх открывается, а Т0 закрывается?

13.43.С какой целью в схеме рис. 13.6 применяют эмиттерные повторители на транзисторах Т 3, Т4?

13.44.Составьте таблицу истинности для схемы рис. 13.6

=U1 = 8 В.

13.46.Решите задачу 13.45 для схемы рис. 13.7, б.

248

13.47. Составьте таблицы истинности для схем рис. 13.7, а, б, приняв высокий уровень за логическую 1. Какие функции реализуют схемы?

=U1 = 8 В.

13.49.Решите задачу 13.48 для схемы рис. 13.7, г.

13.50.Какие логические функции выполняют схемы в за­ дачах 13.48 и 13.49, если за логическую 1 принять высокий уровень? Составьте таблицы истинности.

§ 13.5. СОСТАВЛЕНИЕ СХЕМ ЛОГИЧЕСКИХ УСТРОЙСТВ

13.51.Составьте таблицы истинности элементов: а) «Рав­ нозначность»; б) «Неравнозначность»; в) «Запрет».

13.52.Составьте функциональные схемы устройств, реа­

13.53*. Докажите, что на элементах ИЛИ — НЕ и И — НЕ по отдельности можно реализовать .операции НЕ, ИЛИ, И. Составьте соответствующие функциональные схемы.

13.54.* Составьте функциональные схемы устройств для получения логических функций, приведенных в задаче 13.52: а) па элементах б) на элементах

13.55*. Составьте функциональные схемы устройств, реа­ лизующих логические функции на двухвходовых элемен­ тах ИЛИ — НЕ: a) F — Xj 4- а* х3; б) F = хх х2 х3. Оп­ ределите требуемое число элементов.

13.56. Составьте функциональные схемы устройств для по­ лучения логических функций, приведенных в задаче 13.55, на двухвходовых элементах И — НЕ.

13.57.Составьте функциональную схему устройства на элементах И — НЕ для реализации функции £„, заданной табл. 13.5.

13.58.Составьте функциональную схему устройства на элементах ИЛИ — НЕ для функции £ 7, заданной табл. 13.5.

249

250