книги / Электроника электрофизические основы, микросхемотехника, приборы и устройства

Рис.6.1. Реализация логических элементов НЕ (а), И (б), ИЛИ (в) на основе логическо1 о

элемента И—НЕ

Реальные ЛЭ, как правило, имеют большее число входов, т.е. могут одновременно реализовывать логические функции многих переменных, что следует учитывать при проектировании устройств на выбранном эле­ ментном базисе.

Сигналы между логическими элементами, узлами и блоками пере­ даются по линиям связи, объединенным в шины, к которым могут быть подключены входы и выходы нескольких элементов, осуществляющих прием и передачу данных. Для обеспечения разделения во времени сигна­ лов от разных устройств используют тристабильные элементы, обладаю­ щие наряду с высоким и низким лог ическими уровнями выходного сигна­ ла третьим состоянием, характеризуемым весьма высоким выходным со­ противлением. Это обеспечивает разрыв выходной цепи ЛЭ и отключение его выхода от линии. Такой режим, называемый z состоянием, реализуется при установке единичного уровня напряжения (рис.6.2,а) на специальном входе ЛЭ Output Enable (рис.6.2,б).

У

Рис. 6.2. Логический элемент с тремя состояниями (а) и его обозначение (б)

Правильное (безошибочное) функционирование цифровых уст­ ройств возможно при соблюдении условий совместимости их элементов, в том числе по электрическим характеристикам и параметрам. Электриче­ ские характеристики ЛЭ делят на статические (входные, выходные, про­ ходные) и динамические. Экспериментально они могут быть получены при работе ЛЭ в составе цепочки идентичных логических элементов. При этом входная и выходная характеристики получаются изменением числа элементов (рис.6.3,а).

С т а т и ч е с к а я п р о х о д н а я ( п е р е д а т о ч н а я ) х а р а к ­ т е р и с т и к а ЛЭ (рис.6.3,б) представляет собой зависимость выходного напряжения от входного UBblx(UBX) при медленном изменении напряжения на одном входе. На остальных входах должны быть установлены рабочие режимы, т.е. в зависимости от функционального назначения элемента по­ даны напряжения, соответствующие нулевому или единичному уровню.

Рис. 6 3 . Схема экспериментального определения характеристик инвертора (я), про­ ходная статическая (б) и динамическая (в) характеристики ЛЭ

На характеристике, обеспечивающей разделение (квантование) ло­

В качестве основных параметров элемента приняты логический пе­ репад AU=UX-U ° и ширина зоны неопределенности AFn = V„°- Vn\ с кото­ рыми связана с т а т и ч е с к а я п о м е х о у с т о й ч и в о с т ь , определяе­ мая как максимальное значение помехи, при которой не происходят лож­ ные срабатывания. Очевидно, что ЛЭ останется в состоянии £/вых = £/\ ес­ ли положительное напряжение помехи Uп* < F,,0- i f и останется в со­ стоянии и вых= i f при и п< U l- V п1

Для оценки степени симметрии характеристики используют понятие напряжения переключения Unyк которому стремятся пороги переключения в длинной цепочке элементов.

Входная и выходная характеристики описывают соотношения токов и напряжений: /вх(£/вх), UBhlx(IBhlx)9причем значения входящего и выходяще­ го токов зависят от числа элементов на его входе и выходе. В качестве па­ раметра ЛЭ, определяющего его нагрузочную способность, вводят к о ­ э ф ф и ц и е н т р а з в е т в л е н и я по в ы х о д у как число одно­ типных элементов, включенных на выходе и задающих такое значение то­ ка, которое не приводит к нарушению нормальной работы. Аналогично вводят к о э ф ф и ц и е н т о б ъ е д и н е н и я по в х о д у как число однотипных ЛЭ, которое можно присоединить к входу без нарушения

(рис.6.3,в) определяет быстродействие элемента и снимается при задании сигнала с помощью идентичного элемента. При этом реальные зависимо­ сти, описываемые сложными временными функциями, для наглядности аппроксимируют отрезками прямых линий, в результате чего получаются трапецеидальные импульсы.

P - (Iy + ll)V /2 , где V - напряжение электропитания; /®, l] - потреб­ ляемые токи в разных состояниях.

Для сравнительной оценки логических элементов часто используют параметр, называемый э н е р г и е й п е р е к л ю ч е н и я : А = Pt3p. Па­

раметры ЛЭ имеют технологический разброс и в справочных данных при­ водят их максимальное и минимальное значения.

6.2. Серии логических элементов и основные параметры

Основные свойства цифровых интегральных микросхем (быстродей­ ствие, потребляемая мощность, степень интеграции) зависят от парамет­ ров ЛЭ, которые в свою очередь определяются их структурой, схемой и технологией изготовления. В схеме ЛЭ условно выделяют усилительинвертор и входную или выходную логику (рис.6.4,а).

Рис.6.4. Структура ЛЭ (а) и входная логика И (б), ИЛИ (в)

Логика, например входная, может быть смоделирована с помощью идеальных диодов. Для схемы И (рис.6.4,б) высокое напряжение на выхо­ де будет в интервале времени, когда закрыты все диоды (на всех входах присутствует единичный уровень). На выходе схемы ИЛИ (рис.6.4,в) вы­ сокое напряжение появится, если открыт хотя бы один диод, т.е. на его входе присутствует высокое напряжение.

При моделировании логической схемы идеальными диодами харак­ теристики ЛЭ по одиночному входу совпадают с аналогичными зависимо­ стями инвертора, в качестве которого используют один из видов транзисторных усилительных каскадов.

Цифровые интегральные схемы выпускают сериями, изготовленны­ ми в едином конструктивно-технологическом исполнении. Микросхемы одной серии полностью совместимы по электрическим параметрам. Разно­ видности ЛЭ одной серии имеют сходные схемные решения и близкие па­ раметры.

Развитие схемотехники и технологии сопровождается постоянной модифицикацией ЛЭ и созданием новых серий, обладающих широким

спектром значений различных параметров. Для каждой конструктивно­ технологической разновидности ЛЭ (биполярные ТТЛ, ЭСЛ, И2Л, ШТЛ, полевые «-МОП, КМОП, МЕП) можно привести типовое схемное решение.

Среди биполярных микросхем долгое время преимущественное рас­ пространение имели элементы транзисторно-транзисторной логики (ТТЛ), отличительным признаком которой является использование многоэмиттерного транзистора (МЭТ) на входе (рис.6.5,а).

Рис.6.5. Элементы транзисторно-транзисторной логики - ТТЛ (я), транзисторно­ транзисторной логики Шоттки - ТТЛШ (б), Шоттки -транзисторной логики - ШТЛ (в), комплементарной транзисторно-транзисторной логики - КТТЛ (г)

Типовые вентили ТТЛ с МЭТ и двухкаскадным инвертором, обеспе­ чивающим высокую нагрузочную способность (коэффициент разветвления по выходу /Граз > 10), применяют в периферийных блоках ИМС для под­ ключения к внешним линиям связи. При номинальном напряжении элек­ тропитания V = 5 ±0,5 В значения выходного напряжения принимаются стандартными (низкого U°= 0...0,4В и высокого U1= 2,4...4,2В уровней).

С помощью управляющего транзистора Tz схема реализует z состоя­ ние элемента. При подаче на вход ОЕ высокого напряжения U1 потенциал коллектора Т? и базы Т3близок к нулю, что приводит к запиранию выход­ ного транзистора; транзистор Т4 также закрыт за счет напряжения логиче­ ского нуля на входе МЭТ, подключенном к Tz. Схема оказывается отклю­ ченной от шин электропитания.

Во внутренних блоках БИС используют ЛЭ на транзисторах Шоттки (ТТЛШ) с простым инвертором (рис.6.5,б) для повышения быстродейст­ вия. Передаточная функция ЛЭ совпадает с проходной характеристикой каскада по схеме с ОЭ в режиме большого сигнала. При пониженном на­ пряжении питания V =2...3В элемент обеспечивает задержку гзр = 1 ...2 нс и потребляет мощность Р = 5...20 мВт/вентиль, но имеет по сравнению с типовой ТТЛ схемой более низкую помехоустойчивость и малую нагру­ зочная способность.

Основными недостатками ТТЛ, ограничивающими их применение в БИС, являются сложность технологии, большое число компонентов (в том числе резисторов) и сравнительно высокая потребляемая мощность. Сни­

жение работы переключения достигают заменой МЭТ сборкой из диодов Шоттки Д1 , Д2 (рис.6.5,в).

Развитие технологии и получение приемлемых параметров р-п~р транзисторов привело к созданию экономичных комплементарных ТТЧ. т.е. КТ2Л элементов (рис.6.5,г), обладающих большой нагрузочной спо­ собностью.

Высокая плотность упаковки получена в элементах интегральной инжекционной логики И2Л на основе многоколлекторных транзисторов с инжекционным питанием (см. рис.3.7). Биполярная технология И2Л обла­ дает высокой плотностью упаковки элементов благодаря отсутствию рези­ сторов и изоляционных островков в единой для всей ИМС эмиттерной об­ ласти. Использование для нескольких ЛЭ одного низковольтного источни­ ка электропитания (V= 1,2В) обеспечивает небольшое потребление мощ­ ности микросхемой.

Основными недостатками И2Л являются низкая помехоустойчи­ вость, как следствие несимметричной формы проходной характеристики и малого логического перепада, а также большое время задержки на элемент из-за насыщения транзисторов. Повышение быстродействия достигается заменой многоколлекторного транзистора И2Л диодной структурой в эле­ ментах Шоттки транзисторной логики (ШТЛ) (рис.6.6,а).

Рис. 6.6. Элемент ШТЛ (л), его обозначение (б) и реализация логической функции («)

Логические элементы И2Л и ШТЛ с выходной логикой выполняюг функцию одновременной инверсии по всем выходам (рис.6.6,б). Для реа­ лизации сложной логической функции следует объединить выходы не­ скольких инверторов и подключить их к входу последующего ЛЭ (рис.6.6,в). Проходная характеристика ЛЭ имеет уровни напряжения нуле­ вого и единичного сигналов, отличающиеся от стандартных уровней ТТЛ. Поэтому завершенные вычислительные узлы на базе И2Л или ШТЛ (на­ пример, запоминающие устройства) строятся с использованием только элементов одной серии.

Наиболее быстродействующие биполярные элементы получают на основе переключателя тока (балансного каскада) на транзисторах, рабо­ тающих в активном режиме, которые в сочетании с малым логическим пе­ репадом обеспечивают быстрое переключение элемента. Приведенную структуру (см. рис.3.6,а) называют эмиттерно-связанной логикой (ЭСЛ) или транзисторной логикой на переключателях тока (ТЛПТ). Особенно­

стью элементов ЭСЛ является использование отрицательного напряжения питания, влияние нестабильности которого минимальное.

Исключение режима насыщения транзисторов обеспечивает высокое быстродействие элемента, которое достигается за счет увеличения потреб­ ляемой мощности. Вследствие малого логического перепада (рис.3.6,б) элементы ЭСЛ отличаются низкой помехоустойчивостью. Отрицательные значения логических уровней выходных сигналов ЭСЛ приводят к элек­ трической несовместимости с другими типами ЛЭ.

Весьма широкое применение в современных ИМС получили логиче­ ские элементы на полевых транзисторах, в частности МДП-транзисторы с каналами и-типа, занимающие наименьшую площадь на кристалле, или с каналами обоих типов проводимости (комплементарные пары), обеспечи­ вающие минимальное потребление энергии.

Основу элементов составляют инвертирующие усилители (инверто­ ры), содержащие управляющий и нагрузочный транзисторы. Для построе­ ния базовых ЛЭ используют параллельное (реализуют функцию ИЛИ-НЕ) или последовательное (И-НЕ) соединение управляющих транзисторов. Базовый инвертор определяет основные характеристики элемента, а уве­ личение числа управляющих транзисторов приводит к изменению сопро­ тивлений и емкостей. В силу подверженности МДП-структур действию электростатических помех в схему ЛЭ вводят защитные RC-схемы, кото­ рые обычно на принципиальных схемах не показывают.

В элементах с одним типом проводимости наибольшее распростра­ нение получили схемы на транзисторах с индуцированным и-каналом (рис.6.7,я).

Рис. 6.7. Логические элементы ИЛИ-HE типа п- МОП (а) и КМОП (б)

Использование слоев поликремния в качестве элементов соедине­ ний, отсутствие резисторов и малая площадь элемента позволяют полу­ чить степень интеграции на порядок выше, чем ТТЛ. Уровни сигналов полностью совместимы с уровнями ТТЛ.

Применение взаимодополняющих транзисторов (рис.6.7,б) значи­ тельно снижает потребление энергии в статическом режиме, так как сиг­ налы, отпирающие нижние (управляющие) транзисторы, одновременно закрывают верхние (нагрузочные). В динамическом режиме основное влияние на быстродействие оказывает перезарядка нагрузочной емкости

С„, которая при переключении также определяет потребление энергии причем мощность можно оценить из соотношения P= fC HV2, где / - сред­ няя частота переключений ЛЭ.

Создание технологии, позволяющей в едином цикле создавать бипо лярные и полевые транзисторы, привело к разработке элементов БиКМОП (рис.6.8).

Рис. 6.8. Структура вентиля БиКМОП

Применение буферного каскада на биполярном транзисторе по схе ме с общим эмиттером в качестве нагрузки КМОП элемента существеш о снижает влияние емкости на быстродействие и повышает нагрузочную способность.

6.3. Запоминающий элемент

С использованием полного или минимального базиса ЛЭ можно по­ строить цифровое устройство, называемое к о м б и н а ц и о н н ы м , так как его выходной сигнал в момент кТ определяется совокупностью (ком бинацией) сигналов на его входах в тот же момент времени. К таким уст ройствам, не обладающим функцией памяти, относятся сумматоры, рас­ пределители сигналов, шифраторы и др. Любая цифровая система, наряд\ с арифметическими и логическими операциями, должна обладать функ­ циями запоминания и хранения данных. Значения выходных сигналов вы­ числительного устройства с памятью зависят как от значений входных пе­ ременных в рассматриваемый момент времени, так и от значений пере­ менных системы в последовательные моменты времени, ему предшест­ вующие. Такие устройства, называемые п о с л е д о в а т е л ь н о с т н ы м и содержат запоминающие элементы (ЗЭ) для хранения двоичных чисел.

Выходное напряжение запоминающего элемента определяется сово­ купностью входных сигналов и состоянием выхода в предыдущем такте. Такую зависимость имеет элемент с релейной характеристикой и двумя уровнями выходного напряжения i f и U1 (рис.6.9,а). Элемент с релейной проходной характеристикой, называемый триггером (trigger), может длительное время находиться в одном из устойчивых состояний при от­ сутствии входного сигнала (пвх= 0), т. е. хранить один бит информации (1 или 0). Такой элемент носит название я ч е й к и п а м я т и (ЯП), или з а п о м и н а ю щ е г о э л е м е н т а .

Рис. 6.9. Релейная характеристика (а), схема триггера (б), его характеристика (в) и

обозначение (г)

Управление триггером можно осуществлять с помощью входных разнополярных сигналов достаточной амплитуды, причем выходное на­ пряжение зависит от полярности импульса и предшествующего состояния. Если элемент находился в нулевом состоянии (мВЬ1Х= U0), то подача поло­ жительного импульса us переводит его в единичное состояние, а отрица­ тельный импульс uRне изменяет выходного напряжения.

Зависимость существующего состояния триггера от предшествую­ щего предусматривает передачу информации о выходном напряжении на его вход, т. е. наличие обратной связи. Триггер может быть реализован на основе различных усилительных каскадов и устройств с использованием положительной обратной связи. В интегральной электронике триггеры строят на основе логических элементов. Реализация триггера в базисе ИЛИ-HE представляет собой кольцевую схему соединения двух инверто­ ров (рис.6.9,б), которую можно рассматривать как два усилительных кас­ када, охваченных положительной обратной связью с у = 1 . Нелинейная проходная характеристика инвертора при наличии ООС приводит к беско­ нечному возрастанию KQC при значениях Vx w К2 и образованию релейной характеристики с двумя устойчивыми состояниями U \U ° и уровнями пе­ реключения К| ,Г2.

Выходную переменную триггера, которой соответствует значение сигнала на одноименном выходе, обозначают Q. Благодаря наличию в це­

пи инвертора на другом выходе имеется дополняющий сигнал Q. Вход­ ные сигналы подают на свободные входы ЛЭ и обозначают S (Set - уста­ новка) и R (Reset - сброс). Таким образом, запоминающим элементом на­ зывают /^-триггер с парафазным выходом и установочными входами.

Триггер представляет собой симметричную систему. Практически при включении электропитания в отсутствие входных информационных сигналов наличие небольшой несимметрии или малых случайных сигна­ лов на входе приводит к тому, что потенциал на выходе одного из ЛЭ вы­ ше. Этот уровень воздействует на вход второго ЛЭ по цепи ПОС, снижая выходной потенциал указанного ЛЭ и в свою очередь вызывая дальней­ ший рост напряжения на выходе первого ЛЭ. Процесс продолжается до

тех пор, пока на выходе первого ЛЭ напряжение достигнет максимально го уровня £/'. Полученное состояние системы поддерживается за счет ПО( и в отсутствие входных сигналов может существовать длительное время.

Смену устойчивых состояний триггера обеспечивают подачей внеш них сигналов на информационные входы. Например, если при нулевом со­ стоянии выхода (Q = 0) установить входное состояние S =1; R = 0, т. е подать высокий уровень напряжения на вход S (щ = U*) и низкий уровень напряжения на вход R (uR= i f ), то на выходе в соответствии с характера стикой установится высокий уровень напряжения UQ= U \ соответствую щий состоянию Q = 1. Следовательно, осуществлено переключение три1 гера. Логика работы триггера описывается с помощью функции переходов Q{tl) = F {R,S, Ç?n l) }, где Q{n l) - состояние в предшествующем такте (табл.6.3).

Неопределенность состояния триггера означает, что при действии заданной совокупности входных сигналов выходной сигнал произвольно взятого триггера заранее непредсказуем. Такие ситуации, как правило, ис­ ключают схемным путем.

Срабатывание приведенного триггера происходит непосредственно после воздействия сигналов на информационные входы (рис.6.10). Триггер с наличием только информационных (логических) входов, сигналы кото­ рых управляют его функционированием, называют а с и н х р о н н ы м .

Рис. 6.10. Временные диаграммы переключения триггера

Для одновременного переключения ряда устройств используют син­ хронные триггеры, переключение которых происходит только в момент