книги / Электроника электрофизические основы, микросхемотехника, приборы и устройства

ве которого можно реализовать логические устройства, является БИС ЗУ. Последовательностные устройства строятся на основе ЗУ по классической схеме с обратными связями. Например, на ПЗУ емкостью 16 бит с исполь­ зованием дешифратора и обратных связей через схемы совпадения реали­ зован четырехразрядный счетчик (рис. 10.2 ,а).

Рис. 10.2. Структура счетчика (а) и его временные диаграммы (б)

Схема работает в асинхронном режиме счета поступивших импуль­ сов (рис. 10.2,6), так как для повышения быстродействия дополнительные синхронизируемые элементы задержки исключены.

На основе ЗУ можно также построить устройства с расширенными функциональными возможностями или нестандартными значениями пара­

метров. Например, регистр сдвига большой разрядности несложно полу­ чить, используя ОЗУ, к входу которого подключен типовой счетчик, гене­ рирующий последовательность кодов адресов. На основе шестиразрядного счетчика и ОЗУ с организацией 64x4 можно получить четыре регистра по 64 бит каждый.

Постоянное ЗУ емкостью N= 2n, содержащее т слов разрядностью q {N~ т х q \ по существу представляет собой универсальный преобразова­ тель /77-разрядного адреса в код выбранного слова, содержащего п разря­ дов. Для реализации на основе ПЗУ комбинационного устройства необхо­ димо его запрограммировать в соответствии с заданной таблицей истинно­ сти. Например, полусумматор двух одноразрядных чисел можно построить на ПЗУ с N=2a= 16 бит и матричным дешифратором (рис. 10.3,а).

А В s р

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

Рис.10.3. Реализация полусумматора (а) и его таблица истинности (б)

В приведенном примере с помощью ПЗУ реализуется полная табли­ ца истинности, причем две выходные шины не используются. Применение накопителя той же емкости с другой организацией накопителя позволяет построить полный сумматор и устранить аппаратную избыточность.

По принятой классификации ИМС ПЗУ относятся к устройствам с памятью (последовательностным), однако после программирования они выполняют функции комбинационных схем. Это позволяет создавать на их основе специализированные комбинационные логические узлы. Если в ка­ честве базовых элементов использовать перепрограммируемых РПЗУ, то возможно изменение структуры электронных устройств в процессе их про­ ектирования и наладки.

Жесткая внутренняя организация и структура стандартных ЗУ со­ пряжены с ограничениями и трудностями проектирования изделий с за­ данными индивидуальными свойствами. Для сложных схем это может привести к возникновению существенной аппаратной избыточности.

Разрешение противоречия между универсальностью производимых функционально завершенных БИС и специализацией применяемых элек тронных изделий возможно путем создания микросхем с программируе

мой и ^программируемой структурами. Программируемый функциональ­ ный модуль СБИС выпускается универсальным с использованием пре­ имуществ крупносерийного производства (высокий процент выхода год­ ных изделий, небольшая стоимость). Микросхема становится специализи­ рованным преобразователем с индивидуальным набором выполняемых функций после программирования ее логической структуры на аппаратном уровне. Очевидно, что исходная СБИС должна обладать аппаратной избы­ точностью на внутреннем уровне, т.е. содержать все элементы, позволяю­ щие запрограммировать множество заданных структур.

На основе предложенного принципа созданы классы структурно­ программируемых БИС, обладающих различными свойствами и подхода­ ми к разработке систем на их основе. Проектирование электронных уст­ ройств на базе сложных микросхем с управляемой логикой невозможно без соответствующих программных средств их разработки. Различные ар­ хитектуры производимых СБИС-полуфабрикатов в сочетании с требова­ ниями к группам конкретных проектируемых модулей способствовали разработке различных программных систем проектирования.

Множество структурно-программируемых БИС принято классифи­ цировать по составу элементов и способу проектирования устройств на их основе (рис. 10.4).

Рис. 10.4. Классификация программируемых БИС

Заказная БИС представляет собой изделие, разработанное в соответ­ ствии с индивидуальным функциональным назначением. Создание уни­ кальных, полностью заказных БИС (Application Specific Integrated Circuit) для использования в конкретной аппаратуре включает разработку и изго­ товление микросхемы с заданными характеристиками. Это связано с очень большими затратами на этапах проектирования, подготовки технологиче­ ского процесса производства, изготовления и контроля готовой продукции. Такой подход экономически оправдан только при подготовке к выпуску крупных серий большого количества изделий. К заказным относятся БИС ЗУ, микропроцессоры, контроллеры и другие электронные приборы, по­ ставляемые как стандартные.

Применение стандартных устройств для реализации конкретных электронных преобразователей требует большого числа связующих вспо­ могательных микросхем с индивидуальными свойствами. Проблема быст­ рой разработки сложных микросхем высокого уровня интеграции индиви­ дуального функционального назначения решается за счет разделения про цессов проектирования и изготовления на две части:

•создание стандартной заготовки БИС с набором типовых узлов;

•проектирование устройства в соответствии с индивидуальными тех­ ническими требованиями на основе стандартной заготовки. Стандартные заготовки БИС имеют невысокую стоимость благодаря

массовому производству. Выполнение по индивидуальному заказу только второй части (полузаказное устройство) существенно облегчает проекти­ рование и снижает затраты на изготовление требуемого электронного из­ делия. Для различных областей применения производители предлагают множество типов стандартных заготовок (полуфабрикатов), отличающихся архитектурой, конструктивно-технологическими параметрами, сложно­ стью и стоимостью. Каждая разновидность БИС-заготовки имеет собст­ венный оптимальный диапазон применений, что позволяет разработчику выбрать приемлемый вариант для создания уникального электронного уст­ ройства.

Производимые заготовки БИС по типу элементной базы, способу создания заданного логического устройства и виду технологических про­ цессов изготовления окончательного изделия подразделяют на базовые матричные кристаллы (БМК), программируемую логику и конфигурируе­ мые системы.

Б а з о в ы й м а т р и ч н ы й к р и с т а л л , как правило, представля­ ет собой совокупность большого числа нескоммутированных компонентов (транзисторов) или логических элементов, образующих на общей подлож­ ке регулярную структуру. Заданное электронное изделие можно получить, осуществив электрические соединения элементов в соответствии с его схемой. Электрическая связь между элементами реализуется с помощью индивидуально разработанных пользователем фотошаблонов пленочных металлических соединений. Различные виды фотошаблонов позволяют на основе единственной структуры заготовки выпускать тысячи разнообраз­ ных устройств. Так, базовые кристаллы дают возможность создать близ­ кую к оптимальной логическую структуру с минимальной аппаратной избыточностью.

Альтернативой изготовлению индивидуального функционального устройства в производственных условиях с использованием фотошаблонов является программирование межсоединений пользователем (аналогично ППЗУ). В достаточно короткие сроки устройства программируемой логики прошли несколько стадий развития от простых программируемых логиче­ ских матриц с плавкими перемычками до перепрограммируемых микро­

вие. Буферные элементы предназначены для согласования логических уровней базовых ячеек с устройствами внешнего интерфейса, а также обеспечения помехоустойчивости и нагрузочной способности.

Между базовыми ячейками расположены области вертикальных и горизонтальных каналов трассировки, в пределах которых формируются соединительные проводники. В ряде случаев для повышения плотности упаковки ячейки размещают вплотную друг к другу (бесканальная струк­ тура) и трассировку осуществляют в соседних слоях металлизации. Мно­ гослойная система проводников применяется также для раздельного со­ единения компонентов в ячейках и формирования сигнальных линий меж­ ду БЯ. В структуру матричного кристалла могут быть включены фиксиро­ ванные контактные трассы в одном слое (шины электропитания и корпуса, цепи синхронизации и части сигнальных линий) и контактные окна, обес­ печивающие выход фиксированных трасс в другой слой.

Базовая КМОП-ячейка содержит две пары дополняющих транзисто­ ров, из которых с помощью необходимых соединений можно получить ло­ гический элемент И-НЕ (рис. 10.6,а), т. е. сформировать функциональный элемент (ФЭ).

Рис. 10.6. Базовая {а) и функциональная (б) ячейки

На основе той же запоминающей ячейки при другой схеме соедине­ ний можно получить логический элемент ИЛИ-HE. Для реализации более сложных логических функций путем объединения ФЭ формируют функ­ циональные ячейки (ФЯ) (рис. 10.6,6). Внутренние ФЯ, дополненные бу­ ферными каскадами, образуют конструктивные (топологические) блоки, называемые с т а н д а р т н ы м и б и б л и о т е ч н ы м и э л е м е н т а м и Библиотека логических модулей (ФЯ) задается при конструировании БМК и в дальнейшем не изменяется. Разработчик электронных устройств вы­ полняет описание функциональной схемы устройства в базисе библиотеч­ ных элементов.

Процедура проектирования БИС на основе БМК включает следую­ щие этапы, выполняемые с использованием аппаратных и программных средств автоматизированного проектирования:

•выбор БМК с использованием информации об их технических и инфор­ мационных характеристиках;

•создание функциональной схемы устройства на базе библиотечных ФЯ;

•логическое и схемотехническое моделирование функциональной схемы;

•конструктивно-топологическое проектирование, т.е. размещение эле­ ментов и трассировка межсоединений.

От межсоединений в БИС зависят многие технические и эксплуата­ ционные параметры устройства (быстродействие, надежность, выход год­ ных изделий). При организации межсоединений в весьма сложных устрой­ ствах применяют обеспечивающие эффективность разработки способы:

1) избирательного монтажа, при котором соединяются лишь годные ФЯ;

2) элементной избыточности, когда объединяется большее число элемен­ тов, чем требуется для реализации частичной логической функции. Процедура проектирования носит итерационный характер, т. е. после

каждого этапа производится моделирование системы, расчет параметров и контроль правильности (верификация). На заключительном этапе разра­ ботки проводится завершающий комплексный контроль работоспособно­ сти полученного проекта и готовится выходная документация (например, в форме занесенных в ЗУ данных, с помощью которых управляют работой технологического оборудования).

Требуемая на всех этапах информация содержится в базе данных систем автоматизированного проектирования (САПР), ориентированных на проектирование устройств с использованием определенной серии БМК. При выборе типа БМК ориентируются на основные параметры:

1) функциональные - число эквивалентных логических ячеек, тип ба­ зовых и периферийных ячеек, число функциональных библиотеч­ ных и периферийных элементов;

2) конструктивно-технологические - тип корпуса и число выводов, количество уровней металлизации, число проводников в трассиро­ вочных областях, размеры проводников и расстояние меду ними;

3)эксплуатационные - номенклатуру напряжений электропитания, рассеиваемую мощность, диапазоны рабочих температур, устойчи­ вость к внешним воздействиям;

4)электрические - уровни напряжений и токов базовых и периферий­ ных ячеек, потребляемую мощность, токи нагрузки выходных эле­ ментов и нагрузочную способность, среднее время задержки сигна­ ла ФЯ и элементов ввода-вывода.

Широкое распространение получили разновидности конструкции БМК, содержащие наряду с матрицей нескоммутированных ФЯ функцио­ нально завершенные узлы разной сложности, а именно:

•простейшие цифровые блоки на основе объединения нескольких ФЯ (мультиплексоры, регистры, счетчики, малоразрядные сумматоры);

•макроячейки (преобразователи кодов, таймеры, многоразрядные счетчики и регистры, АЛУ);

•функционально завершенные цифровые узлы (ОЗУ, ПЗУ, програм мируемые интегральные схемы, малоразрядные микропроцессоры обычно в таких узлах присутствует набор периферийных вспомо! л

тельных элементов (специальные источники, входные и выходные трансляторы, буферные каскады и канальные усилители). Матричные кристаллы такой конструкции предназначены для созда

ния схем с ограниченным кругом решаемых задач, т.е. они более специа лизированы по сравнению с БИС, которые содержат множество транзисто ров или вентилей.

10.3.Программируемые пользователем интегральные схемы

Всередине 1980-х годов производители БИС представили на рынок

новый тип логических микросхем - п р о г р а м м и р у е м ы е п о л ь з о ­ в а т е л е м б а з о в ы е м а т р и ч н ы е к р и с т а л л ы , названные Field Programmable Gate Array (FPGA). Эти ИМС предоставляют разработчику электронной аппаратуры все преимущества использования стандартных БМК, добавляя при этом гибкость и значительное сокращение сроков изго­ товления изделий. Возможность реконфигурации структуры кристалла не посредственно в составе электронного прибора дает принципиально новь^ средства коррекции схемы при проектировании и настройке.

Перспективность данного направления развития элементной базы для разработки электронных систем различного назначения (цифровых и аналоговых) подтверждено созданием и выпуском широкого спектра про граммируемых логических интегральных схем (ПЛИС). Проектирован!

электронных устройств на ПЛИС эффективно только при полном учете специфики их функциональных возможностей и структуры.

Первыми программируемыми пользователем структурами были при граммируемые ПЗУ и п р о г р а м м и р у е м ы е л о г и ч е с к и е м а т р и ц ы (ПЛМ), называемые также Programmable Logic Array (PLA). Ma начальной стадии развития изготовленные по биполярной технологи!i ПЛМ программировались пережиганием плавких перемычек. Применение МОП-транзисторов с плавающим затвором, обладающих возможностью стирания и перезаписи информации, привело к развитию нового поколения перепрограммируемых ПЛИС.

Принцип построения комбинационного устройства с использованием ПЛМ основан на представлении логической функции у{х2,х и х0) в совер­

шенной нормальной дизъюнктивной форме (СДНФ), записанной как сум­ ма произведений входных переменных, например:

У, = X 2X lX() V Х2Х хХц V Х2Х хХц , у 2 - Х2ХхХц V x2xtx0.

Прямой классический вариант исполнения устройства состоит в сч единении требуемого числа логических вентилей, реализующих функци i

логического умножения qy~ x 2x^xQ9 q2=x2xlxQ9 qy=x2xxx09 qA=x2xlx0 и

суммирования y t = qx q2 <73, Уг = q\ <74. Рациональной с точки зрения ис­ пользования площади кристалла является матричная структура, приводя­ щая к реализации заданных логических функций в виде соединения двух подматриц, одна из которых запрограммирована для образования логиче­ ских произведений, а вторая - для суммирования результатов перемноже­ ния (рис. 10.7).

Рис. 10.7. Реализация логических функций с помощью ПЛМ

Конструкция ПЛМ содержит два коммутационных поля (системы горизонтальных и вертикальных шин), где в соответствии с логической функцией осуществляется соединение входов и выходов элементов при программировании. Представленная организация позволяет трактовать ПЛМ как частный случай ППЗУ. При этом ППЗУ предназначено для по­ строения устройств на основе полной таблицы истинности логической функции, а ПЛМ реализует ее минимизированную СДНФ, в которой на этапе проиводства устранены структурная и, следовательно, аппаратная избыточность.

Наряду с ПЛМ нашли применение структуры, называемые програм­ мируемой матричной логикой ПМЛ, или Programmable Array Logic (PAL), имеющие программируемую матрицу И и фиксированную матрицу ИЛИ. Очевидно, что ПМЛ имеют ограничения при проектировании логических устройств вследствие жестких (непрограммируемых) связей выходов эле­ ментов И с входами элементов ИЛИ. Однако из-за простоты и более высо­ кого быстродействия они широко используются в устройствах при удов­ летворении условий структурной реализуемости.

Сложность структуры ПЛИС (ПЛМ и ПМЛ) часто оценивают ин­ формационной емкостью, т. е. числом ячеек, которые могут быть размеще­ ны на пересечении горизонтальных и вертикальных шин. Для хранения промежуточных результатов выполнения операции в состав ПЛМ введено регистровое (Рг) ЗУ (рис. 10.8).

Рис. 10.8. Архитектура ПЛМ с внутренним ЗУ

Параметрами, описывающими структуру ПЛИС, принято считан, количество к выходных функций, зависящих от / переменных при числе т реализуемых произведений.

Развитие вычислительной техники и повышение требований к эле ментной базе в совокупности с совершенствованием полупроводниковой технологии привели к существенному улучшению параметров ПЛИС, по явлению новых архитектур и подходов к проектированию электронных устройств. КМОП-технология с минимальными топологическими нормами 0,15мкм и ниже, с пятью и более слоями металлизации медью позволила получить информационную емкость выше 10 млн эквивалентных вентилей 2И-НЕ на кристалле при достигнутой системной частоте до 400 МГц.

Низкое энергопотребление и совместимость с внешними устройс г- вами обеспечиваются элементами ввода-вывода, допускающими работу с уровнями сигналов от 5 до 2,5В.

В схему большинства ПЛИС входит программатор, позволяющий изменять конфигурацию устройства без дополнительного аппаратного обеспечения процедуры программирования. Наличие в ПЛИС разветвлен­ ной многоуровневой сети межсоединений, представляющих собой набор линий связи, коммутируемых с помощью программируемой матрицы со­ единений (Programmable Interconnect Array), гарантирует высокую гиб­ кость решений при разработке конкретных устройств.

Распространенной структурой ПЛИС продолжает оставаться архи­ тектура программируемых логических устройств (Programmable Logic De­ vices - PLD), характеризуемая малым временем задержки, низкой стоимо стью и простотой разработки устройств. Структура PLD включает не­ сколько блоков PAL, содержащих фиксированный массив ИЛИ и про­ граммируемый массив И, связанные между собой через центральную мат­ рицу переключений (теневое ЗУ). Такая конфигурация обеспечивает оди­ наковое время задержки сигнала вне зависимости от маршрута распро­ странения.

Микросхемы PLD имеют множество разновидностей, различающих­ ся информационной емкостью А, числом триггеров п, средним временем задержки распространения на элемент /зр, потреблением мощности Р На­ пример, для ИМС с напряжением электропитания 3,3 В при /зр~20 нс вели­