книги / Электроника электрофизические основы, микросхемотехника, приборы и устройства

смотрен вход переноса Со и выходы G, P; С4 для организации взаимодей­ ствия с блоком ускоренного переноса при наращивании разрядности.

У м н о ж е н и е является одной из наиболее распространенных операций цифровой обработки данных. Операция перемножения много­ разрядных двоичных чисел содержит множество поразрядных арифмети­ ческих действий и сдвигов результатов. Рассмотрим схему получения про­

изведения четырехразрядного множимого А = аъ• 23+ а2• 22 + ах• 21 + а02°

на двухразрядный множитель В =Ь} 21+Ь02°. Процедура умножения

Ах В содержит операции перемножения разрядов чисел и сложения час­ тичных произведений с выполнением их сдвига;

Ш ? +(оЛ)-22 +(аД)-2' +(«Д)-2° +(а3^)-24 +(вД>-23 + ( ^ ) - 2 2 + (^ ) - 2 '. Для осуществления сдвигов используются регистр сдвига, содержащий разряды множителя, и накопительный регистр, сохраняющий результаты

Накопительный регистр

Рис.7.10. Схема умножителя

Выполнение процедуры умножения занимает число тактов и, равное количеству разрядов множителя. Каждый такт содержит несколько стадий. По команде синхроимпульса сх разряды множителя Ь* последовательно поступают на вентили И (&), выполняющие операцию перемножения раз­ рядов множимого на поданный разряд множителя: а/Ь* (/=0, . . . , т - 1 ), где т - число разрядов множимого. При bk = 1 на входы одноразрядных сум­ маторов с выходов схемы совпадения поступают значения разрядов мно­ жимого, а при Ьк - 0 - нулевые значения. После окончания операции сло­ жения и занесения результатов в накопительный регистр под действием синхроимпульса с2 происходит сдвиг результата на один разряд влево. В результате циклического повторения указанных операций в накопитель­ ном регистре образуется произведение.

Время выполнения операции приведенной схемой определяется раз­ рядностью множителя п и временем распространения переноса через все т сумматоров tyMli = mntv. Последовательное выполнение операции умноже­ ния занимает значительный интервал времени. Производительность вы-

Преобразование логики выполнения операций позволило разрабо­ тать схемы быстрых умножителей. В системах обработки информации бы­ стродействие сумматоров и умножителей служит основным фактором, оп­ ределяющим производительность системы. Разработано множество вари­ антов схем, позволяющих выполнять арифметические действия с положи­ тельными и отрицательными операндами, представленными в различных кодах.

7.3. Преобразователи кодов

Обработка и передача данных в цифровых устройствах осуществля­ ются с использованием рациональных способов кодирования чисел, что требует широкой номенклатуры блоков преобразования кодов. Преобразователи кодов предназначены для перевода чисел одного вида в другой, т.е. для преобразования «-элементного кода в /«-элементный.

В цифровых устройствах применяются разнообразные способы коди­ рования (двоичное, десятичное, шестнадцатеричное) и виды кодов (прямой, обратный, дополнительный, циклический). Имеется множество способов аппаратного построения преобразователей (произвольные, каскадные, мат­ ричные) с использованием различной элементной базы.

Повышения достоверности передачи информации в условиях помех достигают применением кодов, позволяющих выявлять и исправлять по­ являющиеся ошибки. Для передачи данных по линиям связи прямой дво­ ичный код преобразуют в циклический, в котором два соседних двоичных числа отличаются только в одном разряде (табл. 7.3).

Таблица 7.3

Преобразование двоичного кода в циклический

В результате составления СДНФ и ее минимизации получается система уравнений y0 = ( ï 0-jc,)v(jc0-x1); у, = (х, х2) v(x, -х2); у2 =х2, кото­ рым соответствует структурная схема, содержащая два логических эле­ мента «исключающее ИЛИ» и повторитель (рис.7.13).

При таком построении для логических элементов, используемых в дешифраторе, требуется значительное число входов (большой коэффици­ ент объединения по входу). Существенным ограничением разрядности дешифрируемого числа является большая нагрузочная способность (коэф­ фициент разветвления по выходу N) элементов регистра, с которого число подается на дешифратор.

Снижение требований к нагрузочной способности ЛЭ достигается построением дешифраторов со ступенчатой структурой. При этом п вход­ ных переменных разделяется на две подгруппы и дешифрация осуществ­ ляется с помощью двух дешифраторов (N12) : 1.

Благодаря регулярной структуре, обеспечивающей высокую плот­ ность упаковки элементов, широкое распространение получили матричные дешифраторы. Принцип действия такого дешифратора проиллюстрируем на примере полного дешифратора с диодными схемами совпадения.

Дешифратор представляет собой набор вертикальных и горизон­ тальных шин, соединенных диодами в соответствии с таблицей истинно­ сти (рис.7.15).

Рис.7Л5. Матричный дешифратор

Источник напряжения V с резисторами и диодными ключами обра­ зует схему совпадения И. Высокий потенциал на выходной шине уь имеет место только в случае, когда подключенные к ней диоды закрыты единич­ ными сигналами на входных шинах. Обычно в качестве элементов схем совпадения используют не диоды, а полевые транзисторы.

Во всех рассмотренных структурах дешифратор подает высокий по­ тенциал на шину, номер которой соответствует ее двоичному коду. Выбор одной из выходных шин играет важную роль в работе автоматических устройств (управления станками с ЧПУ и др.). Конструктивно завершен­ ные ИМС дешифратора содержат вспомогательные узлы для управления его работой в составе вычислительных устройств: входы разрешения (En­ able) и синхронизации, элементы преобразования входных кодов, образо­ вания парафазных входных сигналов и др.

Ш и ф р а т о р (coder) выполняет операцию, обратную дешифрации, и образует на своем выходе при подаче на один из входов единичного сиг­ нала заданный двоичный код (например, циклический) (табл.7.5).

Таблица 7.5

Записанным по таблице логическим формулам выходных сигналов

У2 = *4 V *5 V *6 VX7> .У| = *2 V *3 V *4 V *5> 3^0 = *| v x 2 V *5 V * 6 COOTBeTCT-

вует структурная схема приведенная на рис.7.16,а.

Рис. 7.16. Структуры двоичного шифратора на ЛЭ (о) и матричная (б)

Вшироко распространенных матричных преобразователях кодов дешифратор и шифратор выполняют в форме регулярного объединения элементов в матрицы. Структуру матричного шифратора можно реализо­ вать на основе диодной матрицы элементов ИЛИ (рис.7.16,6). Высокий потенциал на выходе появится, если хотя бы на одной выходной шине де­ шифратора, к которой подключен диод, будет высокий уровень напряже­ ния, соответствующий единичному сигналу.

7.4.Распределители и коммутаторы

Всистемах обработки информации часто по одной линии связи тре­ буется пересылать несколько распределенных во времени сигналов или по­ очередно подключать к одной линии несколько приемников. Для этого раз­ работаны устройства для коммутации сигналов нескольких источников на одну линию или выполнения обратной операции распределения сигналов, поступающих по одной линии связи, на входы нескольких приемников.

М у л ь т и п л е к с о р (селектор данных) подключает единствен­ ную выходную шину к одному из N=2n входов в соответствии с адресом, заданным «-разрядным двоичным кодом.

Простейший мультиплексор коммутирует на выход F в зависимости от состояния адресного входа А один из двух сигналов (х| или *о), пода­ ваемых на информационные входы DL Схему мультиплексора, реали­ зующую логическую функцию F = (А -х0) v(A • *,), несложно построить на основе базисных ЛЭ (рис.7.17).

Рис. 7.17. Структура мультиплексора 2:1

В мультиплексоре управляющие двоичные коды, которые подаются на его адресные входы, задают номер информационного входа, подклю­ чаемого к выходу (табл. 7.6).

Приведенная таблица истинности мультиплексора 4:1, коммути­ рующего данные с четырех входов на единственный выход, позволяет за­ писать логическое выражение у = АхА$х0 v A]A0xl v AlAQx2v А1А0х39 кото­ рому соответствует схема на рис.7.18,а.

Рис. 7.18. Структура мультиплексора 4:1 (а) и его обозначение (б)

Конструктивно завершенные мультиплексоры (рис.7.18,6) имеют от 4 до 16 информационных входов, а также дополнительные управляющие входы (выбор кристалла CS, разрешение переключения Е).

Увеличение разрядности мультиплексоров при большом числе вход­

В соответствии с принципом действия коммутаторы (мультиплексо­ ры и демультиплексоры) представляют собой ключи, управляемые внеш­ ним сигналом. Их реализация в биполярной и МДП-технологии приводит к отличиям в структуре и схемном решении.

Закрытый биполярный транзистор пропускает достаточно большой ток. Сопротивление открытого ключа на БТ сильно зависит от прямого тока. Указанные свойства биполярных ключей обусловили построение коммутаторов на основе ЛЭ, передающих в одном направлении цифровые сигналы стандартных уровней напряжений.

Открытый МДП-транзистор имеет небольшое сопротивление кана­ ла, незначительно зависящее от тока. В закрытом состоянии (отсечки тока) обеспечивается практически разомкнутое состояние с токами утечки не более единиц наноампер. Дальнейшее уменьшение зависимости сопротив­ ления ключа от значения и направления тока достигается за счет исполь­ зования симметричных КМОП-переключателей (рис.7.21 ,а).

Рис. 7.21. Двунаправленный управляемый ключ (а) и его структура (б)

Мультиплексоры по КМОП-технологии структурно выполняются на основе двунаправленных ключей, управляемых сигналами с выхода де­ шифратора (рис.7.21,6). Независимость сопротивления замкнутого ключа от направления распространения сигнала позволяет использовать устрой­ ство в качестве демультиплексора при подаче входного сигнала у и вы­ ходных сигналах *3, JC2, х0.

Малое линейное сопротивление замкнутого ключа обеспечивает возможность с помощью приведенной схемы коммутацию аналоговых сигналов в достаточно широкой полосе частот с большим диапазоном ин­ тенсивностей.

Логическая формула у = х0АхА$ v ххA\AQv х2Ах Ао v хъАХА0>описы­ вающая функционирование мультиплексора при заданных значениях х0, хь *2» совпадает с общей формальной запись СДНФ логического устрой­ ства, что дает возможность синтезировать на его основе любые цифровые блоки, т.е. использовать в качестве базового элемента для комбинацион­ ных устройств. Для этого следует подать на адресные шины мультиплек­ сора соответствующие переменные, а на информационные входы - значе­ ния функции (константы 0 или I) для каждого набора переменных в соот­ ветствии с таблицей истинности.

Проиллюстрируем указанный подход на примере построения на базе Мультиплексора устройства, описываемого мажоритарной функцией трех

переменных. Значение выходного сигнала устройства, определяется зна­ чениями большинства входных сигналов (табл.7.8).

Таблица 7.8

Несложно показать, что для реализации заданной в таблице истин­ ности функциональной зависимости логические переменные д, b и с сле­ дует подать на адресные входы мультиплексора 8:1 и запрограммировать информационные входы в соответствии со значениями выходного напря­ жения, т. е. при F = 0 подать i f на входы D0, Du Dly D4, а при F = 1 - I 1 на входы D3, Db D6, D7 (рис.7.22).

Рнс.7.22. Реализация мажоритарной функции на мультиплексоре

Прямая реализация обладает аппаратной избыточностью, так как чис­ ло информационных шин (набор возможных реализуемых функций) суще­ ственно превышает число адресных входов (переменных). Разработаны способы синтеза для повышения эффективности использования возможно­ стей мультиплексора за счет подачи на информационные входы не только констант, но и переменных и даже некоторых функций переменных.

КОНТРОЛЬНЫЕ ВОПРОСЫ

1.Какие цифровые узлы относятся к комбинационным?

2.Что входит в перечень параметров арифметических устройств?

3.Каковы основные способы построения цифровых сумматоров?

4.Какие функции реализует АЛУ?

5.Какие элементы содержит схема перемножителя и каковы их функции?

6.Каковы функциональное назначение и структура преобразователей кодов?

7.Какие логические функции реализуют мультиплексор и демультиплексор?

8.Как реализовать комбинационное устройство с помощью мультиплексора?