книги / Микропроцессорное управление технологическими процессами в радиоэлектронике

уровнем, сравнивает уровень этого запроса с при­ оритетом выполняемой в данный момент программы и при большом приоритете запроса вырабатывает сиг­ нал прерывания. Схема БПП К589ИК14 изображена на рис. 32. Функциональное назначение выводов БПП:

Рис. 32. Схема блока приоритетных прерываний К589Щ14

231

RO — R7 — сигналы запроса на прерывание (R7 имеет высший приоритет); ВО — В2 — код приорите­ та текущей программы; SGS — выбор состояния в

группе; ECS — сигнал запрета прерывания; INTE — сигнал разрешения прерывания; CLK — вход для подачи тактирующего сигнала^ синхронизирующего

выдачу сигнала прерывания; АО — А2 — код вектора прерывания; ENLG — сигнал разрешения выдачи кода приоритета; INT — сигнал запроса на прерыва­

ние; ELR — сигнал разрешения работы следующего блока приоритетного прерывания в многоуровневой системе прерываний; ETLG — сигнал разрешения работы данного блока приоритетного прерывания в многоуровневой системе прерываний.

БПП позволяет значительно уменьшить число корпусов в микропроцессорной системе, так как в этом устройстве объединены шифратор приоритета, компа­ ратор, регистр приоритета и схемы управления.

Запросы прерывания поступают на входы R0 — R7 регистра запросов прерываний РЗП и шифратора приоритетов ШП. Данная схема определяет запрос с наивысшим приоритетом среди поступивших на схему сравнения СС. РЗП управляется триггером запрета прерываний ТЗП таким образом, что после формиро­ вания сигнала прерывания из БПП триггер запрета прерывания устанавливается в «1», запрещая поступ­ ление сигналов запроса прерываний в РЗП. Только

загрузка кода текущего приоритета по линиям ВО” —

В2 в регистр текущего приоритета РТП при подаче сигнала на вход разрешения выборки кристалла

ВО — В2 сбрасывает триггер ТЗП. Схема сравнения формирует выходной сигнал только в том случае, если приоритет запроса прерывания выше текущего приоритета.

232

На рис. 33 показана схема сопряжения БПП К589ИК14 с микропроцессором КР580. Сигнал пре­

ния. Выход элементов, формирующих код адреса

А2 — АО и сигнал прерывания INT — с открытым коллектором, что обеспечивает возможность объеди­ нения нескольких БПП.

В более сложных системах организация прерыва­ ний осуществляется с помощью программируемого

233

контроллера прерываний (ПКП) КР580ВН59, кото­ рый может обрабатывать восемь внешних прерыва­

ные системы обработки прерываний:

режим полного сложения — линиям запросов на прерывание _приписывается фиксированный приори­

тет: линии R0 — высший, линии R7 — низший; режим автоматического циклического изменения

приоритетов — всем линиям приписываются равные приоритеты, поэтому после того как прерывание с данным приоритетом было обслужено, этому преры­ ванию приписывается низший приоритет до тех пор, пока* не возникнет новое прерывание;

режим индивидуального назначения приоритета — система программно приписывает одному из прерыва­ ний низший приоритет, приоритеты остальных преры­ ваний получаются путем последовательного отсчета от указанного приоритета;

режим последовательного опроса — система про­ граммно проверяет состояние системы прерываний.

Параллельный интерфейс предназначен для па­ раллельной передачи данных в периферийных уст­ ройствах. Схема параллельного программируемого интерфейса (ППИ) БИС КР580ВВ55 показана на рис. 34. Схема ППИ состоит из буфера шины дан­ ных БШД, схемы выбора порта СВЛ, трех портов А, В, С, последний из которых разделен на два ре­ гистра управляющего слова РУС. Работой портов управляют две схемы управления СУ.

Буфер шины данных 8-разрядный двунаправлен­ ный с тремя состояниями служит для непосредствен­ ной связи ППИ с шиной данных микропроцессора. Для этого служит 8-разрядная двунаправленная ши­ на данных DO — D7 с тремя состояниями.

234

Схема выбора порта служит для управления всеми внутренними и внешними пересылками информации управляющих и статусных слов. СВП принимает ин­ формацию, поступающую с адресной и управляющей шин МП, и сама выдает команды внутренним схемам управления

835

Функциональное назначение выводов:

CS — выбор кристалла: команда служит для вы­ бора данного кристалла ПГ1И из возможного множе­ ства других и разрешает обмен между МП и данным ППИ. Имеет информационный низкий уровень;

RD — чтение: команда разрешает передавать дан­ ные на шину данных МП из ППИ, т. е. с шин А , В или

из трех каналов или регистр управляющего слова, подключаемый на шину данных D: 00 — порт А под­ ключается к шине D; 01 — порт В; 10 — порт С и И — регистр управления. Сигналы АО и А1 действу­

ют совместно с сигналами RD, WR и CS, определ: я адрес и направление движения информации. RESET — сброс: команда своим высоким уровнем устанавлива­ ет в нуль все внутренние регистры, включая ЯУС> а все каналы (А, В, С) устанавливаются в режим ввода.

При вводе информации в МП из ППИ состояние управляющих и адресных сигналов задается в табл. 8. При записи информации из МП (с ШД D) в соответ­

236

ствующий порт ППИ или в РУС состояние управ­ ляющих и адресных сигналов задается в табл. 9.

Если CS = 1, то независимо от остальных сигналов шина данных D переходит в высокоимпедансное состоя­ ние. Запрещена также комбинация при АО = А1 = 1,

RD = О, WR = 1, CS = 0.

Порты А, В и С содержат три 8-битовых канала; АО — А7; ВО — В7; СО — С7. Каждый канал имеет специальные свойства, что еще больше расширяет

возможности и гибкость ППИ: канал А — один 8-би­ товый выводной фиксатор/буфер и один 8-битовый вводный буфер; канал В — один 8-битовый фикса­ тор/буфер ввода-вывода и один 8-битовый вводный буфер; канал б — 8-битовый выводной фиксатор/бу­ фер и один 8-битовый вводный буфер (без фиксации для ввода). При помощи управления режимом этот канал можно разделить на два 4-битовых. Каждый 4-битовый канал содержит 4-разрядный фиксатор, который можно использовать для выдачи управляю­ щих сигналов и ввода статусной информации для ка­ налов А и В.

Кристалл ППИ имеет три режима работы, которые можно выбирать с помощью системного программного обеспечения микропроцессорной системы КР580. В начальное состояние ППИ сбрасывается сигналом

39?

высокого уровня RESET. При этом во всех каналах устанавливается режим ввода.

Режимы для каналов А и В можно задавать неза­ висимо. При каждом изменении режима все регистры ввода-вывода и состояния сбрасываются в нуль.

Программирование ППИ заключается в загрузке управляющего слова (приказа) в РУС при АО = А1 =

Рис. 35. Формат управляющего слова ППИ

= 1. Формат управляющего слова (приказа) показан на рис. 35.

При D7 = 1 управляющее слово используется для настройки режима ППИ. При этом разряды DO — D6 разбиты на две группы: DO — D2 относятся к группе В, a D3 — D6 — к группе A. DO и D1 определяют режим ввода или вывода для всего порта В7 — В7 и половины порта СЗ — СО; D2 выбирает режим этих портов для группы В: режим 0 или режим 1; D4 и

Ш

D3 определяют режим ввода или вывода для всего порта А7 — АО и второй половины порта С7 — С4 соответственно; D5 и D6 выбирают режим этих портов для группы А. Таким образом, каждый из портов А , В и С можно программировать раздельно на выпол­ нение различных операций.

При D7 = 0 управляющее слово применяется для побитовой установки или сброса кода канала С,

Рис. 36. Формат упрлиляющего слова для побитовой ус­ тановки или сброса кода канала С

который в этом случае используется в качестве управ­ ляющего канала для портов А или В .

Формат управляющего слова для этого случая показан на рис. 36. Разряды D1 — D3 задают адрес бита в порте С, a DO определяет значение бита в этом разряде. Например, для записи «1» в разряд С4 управ­ ляющее слово должно иметь вид 0000 1001.

Рассмотрим основные режимы работы ППИ. Ре­ жим «0» — основной ввод-вывод. В этом режиме обеспечивается простой ввод и вывод для каждого из трех каналов. Работают все три порта, причем порт С разделен на два независимых 4-битовых порта. Всего, таким образом, получается два 8-битовых и два 4-битовых порта параллельного ввода или выво­ да, что обеспечивает 16 возможных конфигураций ППИ в режиме 0. При этом в управляющем слове

239

чи информации.

Режим 1 — стробируемый ввод-вывод — предна­ значен для однонаправленной передачи данных в ука­ занный канал со стробами или сигналами обмена. При­ чем передача слов данных осуществляется через пор­ ты А и В } а шесть разрядов порта С используются для управления. Каждый 8-разрядный информаци­ онный канал может быть или вводным или выводным с фиксацией передаваемой по нему информации.

Режим предоставляет пользователю следующие возможности: запрограммировать один или два па­ раллельных порта с линиями квитирования и преры­ вания, каждый из которых может работать на ввод или вывод; при использовании только одного порта осталь­ ные 13 линий запрограммировать в режиме 0; при использовании двух портов А и В в режиме 1 остав­ шиеся две линии порта С, не занятые управляющими командами, использовать для ввода или вывода.

Для ввода в режиме 1 используются следующие команды:

STB — вход строба: по этой команде во входной буфер фиксатор каналов А или В загружается ин­ формация с этих шин;

IBF — входной буфер полон; эта команда выра­ батывается входным буфером А или В после записи в него информации с шин А или В\ ШТЕл и Ш ТЕв — состояния внутреннего триггера прерывания кана­ лов Л и В устанавливаются центральным процессором при записи управляющего слова в порт С по адресам разрядов: С4 для INTE^ и С2 для Ш ТЕв;

INTR — запрос прерывания вырабатывается в ППИ и выводится из разрядов СЗ для INTRyi и СО для INTRB при совпадении сигналов STB, IBF и INTE

по условию INTR = STB IBF INTE.

240