книги / Синтез принципиальных схем цифровых элементов на МДП-транзисторах

Рис. 3.22. Симметричные быстродействующие элементы входного ре­ гистра

На основе (3.15а), (3.16а), а также (3.156) и (3.166) по­ строены схемы для реализации F %и Fv Объединение этих схем совместно с реализацией Z5 позволяет получить прин­ ципиальные схемы адресных формирователей (рис. 3.22).

Приведенные примеры не исчерпывают всего, множества схемотехнических реализаций входных элементов, однако позволяют проиллюстрировать основные принципы, поло­ женные в основу синтеза новых схемотехнических решений.

3.8. Анализ расширенных логических формул триггерных структур

Рассмотренные в §3.7 D- и DV-триггеры описывались одной расширенной логической и одной схемотехнической формулами, в правой части которых имелись'импликанты, зависящие от искомой функции или ее инверсии. Это свиде­ тельствовало о наличии ОС, которая создавалась с помощью дополнительных инверторов, необходимых для реализации нужного фазового сдвига. Таким образом, синтез сводится к генерации множества различных схемотехнических реа­ лизаций входных цепей управления триггером и цепей ком-- мутации ОС.

Для реализации различных регистровых структур часто используется запоминающая ячейка, представляющая собой симметричный триггер. Поэтому необходимо найти форму записи и таких триггерных структур. Отличительная особенность симметричных триггеров — наличие двух выхо­ дов, на которых формируются при определенных условиях дополняющие сигналы. Наличие двух выходов элемента

свидетельствует о том, что схема описывается двумя взаимо­ связанными РЛФ или СФ.

Рассмотрим форму представления триггерных структур. Пусть задана схема триггера (рис. 3.23). Найдем систему РЛФ, описывающих ее, и определим условия функциониро­ вания автомата. В соответствии с рис. 3.23, СФ для каждо­ го плеча триггера

Схема является симметричным триггером, если хотя бы на одном наборе входных сигналов функции, выполняемые каждым плечом, принимают дополняющие значения. Из

_== 1 в том случае, если ВКД«х = 1, т. е. ВК = 1, D — 1, « х = 1, а % = 0. Таким образом, существуют наборы вход­ ных сигналов, на которых функции % и % принимают допол­ няющие значения. Отметим, что на этих наборах исключа­ ются Неопределенные состояния: Действительно, если мх =

— 1, то ВКD и2 = 1 и тогда управляющий сигнал, взве­ шивающий информационный сигнал [1] в (3.186), равен ну­

в том, что каждая функция зави­ сит на ряде наборов от значений другой функции. В конечном счёте

описание триггерной структуры можно свести к одной РЛФ. Для этого достаточно подставить в (3.18а) значения и2 и «2 из (3.186). В целом алгоритм приведения системы РЛФ, описывающей триггерные структуры, к одной функции сводится к следующему:

выбирается одна из функций (например, %) для описа­ ния триггерной структуры;

находятся прямые и инверсные значения РЛФ другой

Z (п2);

определяются результирующие значения импликант в окончательной РЛФ.

Практическая реализация действий в соответствии с ал­ горитмом не вызывает затруднений. В результате для рас­ сматриваемого примера получим

Z (%) = 111% + [01% = [11BKD% + [01 (ВК + BKD%).

Описанная процедура является процедурой анализа схемотехничесих решений, содержащих триггерные структу­ ры.

Для синтеза триггерных схем необходимо сформулиро­ вать требования, к функциям, выполняемым каждым пле­ чом триггера, и их взаимной зависимости.

Известны два типа запоминающих ячеек [19, 491: сим­ метричные, в- которых в одном из состояний устойчивого равновесия на выходах формируются дополняющие сигна­ лы, и типа «кольцо», в которых в каждом состоянии устой­ чивого равновесия формируются на выходах одинаковые по модулю сигналы. Следует также учесть, что возможна и принудительная установка триггера в начальное состо­ яние, например, как в схеме на рис. 3.23.

Морфологический анализ возможных состояний в триг­ герах позволил выделить пять принципиально различных схем, отличающихся набором состояний, которые в про­ цессе переключения устанавливаются на двух его выходах. Возможные комбинации состояний приведены в табл. 3.5. Варианты 1 и 4 редко используются в МДП-схемотехнике. Схема на рис. 3.23 соответствует варианту 3. Вариант 2 — симметричный RS-триггер, вариант 5 — триггер с прину­ дительной установкой уровней и1 на обоих выходах. Воз­ можны и другие варианты. Например, если допустить воз­ можность установления неопределенных состояний на вы­ ходах триггера, то общее число вариантов возрастает до

девяти. Из последних четырех наиболее распространен ва­ риант 6 — симметричный триггер с промежуточными уста­ новочными уровнями.

Определив с помощью морфологического анализа воз­ можные состояния на выходах триггера, установив условия его функционирования и набор входных сигналов, неслож­ но синтезировать [принципиальную схему .^Процедура син­ теза сводится к реализации функций, выполняемых каждым плечом триггера отдельно, и в соединении точек с одинако­ выми сигналами.

3.9. Синтез элементов перекрестного стробирования

В асинхронных логических цепях и в схемах с одним синхронизирующим импульсом между сигналами,^ рас­ пространяющимися в цифровых устройствах, возникают фазовые сдвиги, которые могут приводить к ложным сра­ батываниям, лишним переключениям отдельных элементов. Поэтому возникает задача внутренней собственной синхро­ низации логических цепей. В микросхемах для устранения фазовых сдвигов между сигналами используются два прие­ ма:

создание искусственных цепей задержек логических или синхронизирующих сигналов, имитирующих цепи обра­ ботки информации;

перекрестное стробирование информационных сигналов. Первый прием используется тогда, когда цепи обработ­ ки информации достаточно просты или когда перекрестное стробирование невозможно. Например, в интегральных ЗУ включение.разрядных усилйтелей считывания.должно сов­ падать во времени с моментом нарастания до определенного уровня считанного сигнала на разрядных шинах, завися­ щего от разброса параметров транзисторов, которые вхо­ дят в усилитель и цепь считывания. Цепь включения уси­

К морфологическим переменным, влияющим на свойст­ ва цепей стробирования, можно отнести:

значения установочных сигналов на выходах стробируе­ мых цепей;

полярность входных стробируемых сигналов; значение сигналов на выходе каждой цепи после строби­

рования; число одновременно перекрестно стробируемых сигналов.

Установочные сигналы на выходах цепей могут быть или одинаковыми или различными. Если ограничить анализ только двумя стробируемыми сигналами, то множество сиг­ налов на выходах цепей в результате предварительной ус­ тановки включает следующие значения ( и вых1, ивых2) =

— {О, 0; 0,1; 1,0;. 1,1}. Как правило, установочные сигна­ лы выбирают одинаковыми. Полярность входных строби­ руемых сигналов может быть одинаковой (рис. 3.24’, а) или различной (рис. 3.24, б). После прихода входных сигналов выходные могут совпадать или не совпадать со значениями входных. Таким образом, возникает большое число различ­ ных ситуаций, которые приводят к различным условиям стробирования сигналов и, следовательно, к различным принципиальным схемам.

V T J - f V T Ï

т п й з г

JTL X

VTZ 31

32

VT1

"Ш m l vre '

J Z J ~ 3 ___I

S) —-t - иип

\7п \ i t v n

|~| инп

Рис. 3.26. Принципиальные схемы элементов стробировании: а — на типовых ЛЭ; б — г — синтезированные варианты схем

вания. Если в первом случае с выходов инверторов получа­ ются стробированные дополняющие сигналы, которые можно затем использовать в цепях обработки информации, то во

ет минимальное число транзисторов и максимальное быст­ родействие. Однако входной сигнал В должен быть полу­ чен с помощью дополнительного инвертора. Если скорость нарастания сигналов А и В мала (например, когда схема перекрестного стробирования стоит на входе микросхемы), то-для повышения быстродействия следует включить допол­ нительные инверторы и транзисторы регенерации уровней напряжения Э 1, Э 2 и VT5, V T 6 на рис. 3.26, б.

Оригинальные схемы перекрестного стробирования при­ ведены на рис. 3.26, д, е, где входные инверторы Э 1 , Э2 не только формируют нужные по фазе входные сигналы, но и обеспечивают их усиление. Такие схемы целесообразно использовать в качестве входных элементов БИС, напри­ мер, для. формирования адресных’сигналов в ЗУ.

Как видно из’приведенных схем, все они обладают пре­ имуществами (по числу транзисторов й быстродействию) по сравнению с вариантом, реализованным на типовых ЛЭ. Как показали исследования, при равных емкостях нагруз­