Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

книги / Синтез принципиальных схем цифровых элементов на МДП-транзисторах

..pdf
Скачиваний:
5
Добавлен:
12.11.2023
Размер:
15.41 Mб
Скачать

характеризуется емкостью затвора С8П, Сзр, емкостью ле­ гированной области стока или истока Сп, С р, а также сопро­ тивлениями каналов открытых транзисторов R n, R p . Если

какие-либо из сигналов А , А , а вх, и вх являются информа­ ционными, то это означает, что источниками их являются выходы инверторов, поэтому эквивалентные сопротивления цепей установки логических 0 и 1 возрастают соответствен­ но на значение сопротивления канала открытого л- или р-канального транзистора входного инвертора.

Сопротивления цепей установки логических 0 и 1 при разных наборах входных переменных определяются экви­ валентным сопротивлением открытых транзисторов, обес­ печивающих передачу нужного уровня на затвор транзис­ тора оконечного каскада. Предположим также, что во всех элементах оконечные каскады одинаковы и нагрузочные емкости равны.

Сформулируем критерии качества и предпочтения одних показателей перед другими. Будем считать, что главным критерием качества является быстродействие элементов, которое зависит в первую очередь от емкостей затворов транзисторов оконечного каскада и сопротивлений зарядки этих емкостей при установке одинаковых уровней напряже­ ния «ап и изр. При этом изменяются уровни напряжения на

выходе оконечного

каскада. Действительно, если

изп =

= «зр = 1, то на

выходе устанавливается уровень

логи­

ческого 0, если же и2п — и3р = 0, то устанавливается уро­ вень логической 1.

Преимуществами обладают элементы, в которых исполь­ зуется минимальное число информационных входных и уп­ равляющих сигналов, так как неизбежный фазовый сдвиг между прямым и инверсным сигналами приводит к появле­ нию помех на выходе элемента. И, наконец, преимуществами обладают элементы с минимальным числом транзисторов в схемах управления.

Быстродействие каждого элемента при одинаковых пара­ метрах оконечных каскадов и емкостей нагрузки на выходе схемы ограничивается максимальной постоянной времени установления одинаковых уровней напряжения на затворах транзисторов оконечного каскада. Будем считать, что со­ отношение емкостей легированных областей стоков и исто­ ков л- и р-канальных транзисторов

Сп71 =-- 2Cj

(4.8а)

а эквивалентных

сопротивлений каналов

R p —'2 R n.

(4.86)

6 Зек. 1642

161

Н ом ер

^82

CBÎ

^ м а к с

т макс1

^ м а г а

варианта

tf87leU8P

 

 

“en"*0!?

 

 

 

 

 

 

1

4 Ср

5

Ср

2,66 R„

13,3

RnXCp

2,66 Rn

2

4 Ср

5

Ср

2,66 Rn

13,3

R n x C p

2 Rn

3

4 Ср

5 Ср

4 R n

20 R nC p

2 Rn

4

4 Ср

5

Ср

4 Rn

20

R nC p

2 Rn

5

4 Ср

5 Ср

1 »7 Rn

8,5 Rn^p

4

Rn

6

4 Ср

5 Ср

4 Rn

20

R nC p

2

Gn

7

6 Ср

6 Ср

4 Rn

24

R n C p

2

Rn

8

6 Ср

6 Ср

2 Rn

12 RnCp

0 , 6 6 X R n

9

3 Ср

3 Ср

2 R n

6 R nC p

2 Rn

10

6 Ср

9 Ср

2,66 Rn

24

RnCp

2

R n

Соотношение (4.8а) справедливо для объемной техноло­ гии изготовления дополняющих МДП-транзисторов, при которой легированные области создаются диффузией. Сте­ пень легирования подложки n-канального транзистора, как правило, выше, чем у р-канального. Поэтому и емкости легированных областей отличаются примерно в два раза 119, 41, 59]. Соотношение (4.86) справедливо, если учесть, что подвижность электронов в два раза выше подвижности дырок, а, следовательно, удельная крутизна характерис­ тики я-канального транзистора в два раза выше, чем у р- канального транзистора. Сопротивления каналов открытых транзисторов обратно пропорциональны удельной^крутиз­ не. Поэтому, как правило,1ги.выполняется'(4.86) [19, 41, 59].

£> В

соответствии

со* сделанными

предположениями эле­

менты

можно сравнивать^ по

быстродействию.* Результаты

сравнения сведены в табл. 4.3,

где С аи

Сз2 — емкости в’це­

пях затворов V T 1 ,

V T 2 ; тмакс1

при

и зп = и ар — макси­

мальная постоянная времени установления и ап и и ар, имею­

щих одинаковые уровни; тманс2 при и ап — йар — макси­ мальная постоянная времени) установления и ап и и ар, имею­ щих разные уровни; /?макс при и ап и ар — эквивалентное

максимальное сопротивление при формировании одинако­ вых сигналов на затворах транзисторов оконечного каскада;

#макс при и ап «эр — сопротивление при формировании

л

и

Рис. 4.13. Схема с встроенными

Рис. 4.14. Элемент с тремя со-

инверторами (вариант 9)

стояниями (вариант 10)

лучшее быстродействие имеет вариант 9, а среди синтези­ рованных схем — варианты 8, 1, 2 [71].

Конечно, приведенный анализ не позволяет с исчерпы­ вающей достоверностью сделать^вывод^преимуществах од­ ного элемента^перед другим. Так, например, в варианте 9 задержка_выходного сигнала будет зависеть и от задерж­ ки на затворе инверторов, что снизит быстродействие схе­ мы, но даже и в этом случае вариант 9 будет иметь наибольшее^быстродействие. Варианты 1 и 2 схемотехнически по­ добны друг другу. Различие заключается в разделении це­ пей подачи информационных сигналов в элементе на рис. 4.6 и в их объединении в^элементеАна рис. 4.5. Однако такое отличие приводит к уменьшению дополнительной емкости в варианте 1 и, следовательно, к росту быстродействия. По числу информационных сигналов преимуществом обладает вариант 7.

Сравнивая полученные результаты, видим, что лучши­ ми по всем показателям являются варианты 9, 1,2 . Однако предпочтение следует отдать элементам с наибольшим бы­ стродействием.

Детальное сравнение синтезированных вариантов схем проводилось по результатам анализа переходных процес­ сов в них на ЭВМ. Проведенное сравнение подтвердило вы­ воды, полученные приближенными методами, что позволи­ ло рекомендовать для практического использования в циф­ ровых системах варианты схем 9, 1,2 . Однако и остальные варианты позволяют получить хорошие результаты, если, например, для их реализации использовать технологию кремний на сапфире (КНС).

4.5. Использование эвристического приема при синтезе элемента с тремя состояниями

В элементах с тремя состояниями иап и изр зависят от одного и того же набора простых переменных. Поэтому су­ ществует возможность представить одну из этих функций через другую, используя для этого воздействие сигналов на отдельные транзисторы. На рис. 4.14 представлена схема элемента, в котором ивп реализуется с помощью иар. Как видно из рисунка, игр реализуется двухвходовым типовым элементом И—НЕ на транзисторах V T 3V T6 . Для реали­ зации изп используется двунаправленный ключ на VT7, V T8 . Кроме того, отдельный член РЛФ, общий для игп и «зР, реализуется на VT3.

Из рис. 4.15, где приведены диаграммы Вейча для изр,

«зп» «зп. следует, что иар можно использовать в качестве управляющего сигнала, так как большинство наборов вход­ ных переменных приводит к значению иар = 1, иап также можно использовать в качестве управляющего сигнала.

Например, если А использовать как информационный, а и3р как управляющий сигнал, то можно передать уровни логических 0 и 1 (пару состояний 1—0) для реализации «зп. При небольшом числе переменных, от которых зависит функ­ ция, визуальный анализ функций по диаграммам Вейча по­ может быстро определить наиболее рациональные воздей­ ствия на транзистор для выражения одной функции через другую. Однако такой путь непригоден при наличии слож­ ных функций от большого числа переменных. Поэтому целе­ сообразно разработать процедуру синтеза, позволяющую выразить значения отдельных функций через другие. Пред­ лагаемая ниже процедура напоминает традиционный поиск импликант, общих для нескольких функций. Однако име­ ется и существенное отличие: во-первых, находятся импликанты, покрывающие наборы, на которых функции прини­ мают как значение 0, так и 1; во-вторых, рассматриваются все импликанты, которые могут быть реализованы с помо­ щью заданных функций и простых логических переменных.

Рис. 4.15. Диаграммы

 

U tX

“ l

x

 

иЧВхх / ЗП

 

 

U IX ^ t X / 3n

А

1

1

А

0

Ü

А

7

Î

Вейча для и*п, и,Р,

Â

/

0

а

1

0

Â

0

I

П а п

 

 

 

 

 

 

 

 

 

 

 

 

К» (F ,)

К, (Fi)

К , (F .)

Простые

Номер

 

 

 

перемен­

строки

ГП (Л + „В1)

 

 

ные

 

[0] * «вх

П1 А «В1

 

 

 

 

 

 

 

1

2

3

[1]

А

1

[1] А

1*1

1*1

[0]

А

2

[0] л Ывх

[0] А и вх

U ] Â

3

[1] Л « вх

[0] А цвх

» ] * « «

 

 

 

 

[х]

[0] А

4

[0 ] А

[х]

[1]

Ывх

5

[1] ипх

Ы]

[1] ^Ивх

[0] Ивх

6

[°]

Ы]

[х]

II] Мвх

7

[1] A U DX

[0] А Ош

[х]

[0]

и вх

8

[°] «вх

И

[0]

K# (Fê)

10] (Л + и вх)

4

[0] А 1*1

[0]Î4«BX

И

[0j A u g x

И

[0] А и вх

[х]

если хотя бы один сигнал, поданный на транзистор, име­ ет неопределенное значение, то и выходной информацион­ ный сигнал неопределен;

если логическое произведение термов, являющихся сом­ ножителями информационных сигналов, равно нулю, то на выходе транзисторов возникает неопределенное состояние; если оба воздействующих на транзистор терма (информа­ ционный и управляющий) связаны с информационным сиг­ налом [0], то на выходе транзистора возникает неопределен­

ное состояние.

Для того чтобы найти результирующие значения функ­ ции на выходе транзистора, достаточно^ воспользоваться табл. 2.1. Рассмотрим в качестве примера первую строку этой таблицы. Первая строками первый столбец содержат термы, связанные с информационным сигналом [1]. Поэ­ тому каждый из них может быть и управляющим и информа­ ционным. Результирующее значение функции [11 Х 1 Х 2. Первая строка и второй столбец содержат термы, связанные с разными информационными сигналами [11 и [0]. Управ­ ляющим сигналом может быть только терм [l]X lf следова­ тельно, информационный сигнал [0]Хг. Поэтому результи-

 

 

 

K i

(Ft )

К о (*»>

к,

( F , )

Ко (F,)'

Простые

Н омер

 

 

 

 

 

 

перемен­

 

 

 

 

 

 

строки

m

а ъ в х

[0] ( Л + и в х >

1П М + « вх)

[ O I À U B X

ные

 

 

 

 

 

1

2

 

3

4

11]

А

1

 

[К]

[0] А

[1] А

[Н]

[0]

А

2

[0] А иВх

N

[0] A ивх

[ х ]

П ]

А

3

[1] А ивх

[и]

[1 ] А ивх

[0] Аивх

[0]

А

4

 

И

[*]

[0] А

Ы]

[1]

Иях

5

 

[ « ] _

[0] « В Х

[1]

Аивх

[0 ] Аивх

[0]

йвл

6

[0] А иВх

И

[0]

ыВх

Ы]

[1]

«вх

7

[ I] U B T

[0] Аивх

[1] U B X

[X]

[0]

 

8

 

[к]

N

[0]

Аивх

[ х ]

рующий информационный сигнал равен 10]Х1Х 2. Пер­ вая строка и четвертый столбец дают неопределенное значение независимо от информационного сигнала, связан­ ного с X v Это обусловлено тем, что произведение управ­ ляющих сигналов этих термов равно нулю.

На рис. 4.16 приведена иллюстрация, соответствующая равенству нулю произведения переменных, поданных на транзистор. Этот фрагмент соответствует произведению двух термов [0]Хх и [1]Хх, последний из которых используется в качестве'управляющего сигнала. Первый терм реализует­

ся VT1, а

произведение — парой V T 1,

VT2 . Совершенно

очевидно,

что

оба транзистора

не бывают одновременно

открытыми,

поэтому на выходе в точке 2 нельзя указать

 

 

уровень выходного

напряжения. Сле­

 

5 м

довательно,

все подобные термы будут

 

давать при реализации неопределенные

DIX; |£

Ш

 

f l ___| £ -

VTI

Р и с . 4 .1 6 . В е т в ь , р е а л и з у ю щ а я н е о п р е д е ­

л е н н о е зн а ч е н и е ф у н к ц и и

ML

 

значения*. Заполнив табл. 4.4, 4.5, найдем все импликанты, которые потенциально можно использовать для покры­ тия другой функции. Очевидно, если какая-либо импликанта, полученная при воздействии функций и простых пере­ менных на отдельные транзисторы, покрывает значения других функций, причем число покрываемых наборов пе­ ременных достаточно большое, что позволяет надеяться на минимальную по некоторым 4критериям реализацию этих функций, то такую импликанту целесообразно использо­ вать для записи РЛФ покрываемых функций. Следователь­ но, табл. 4.4, 4.5 позволяют определить пары импликант для каждого значения информационного и управляющего сиг­ налов. i

Отметим, что обычно при синтезе комбинационных схем анализируются импликанты истинных значений функций и осуществляется поиск импликант, общих для заданного на­ бора функций. С развитием интегральной электроники цен­ ность отдельного логического каскада, в частности инвер­ тора, I значительно снизилась. Поэтому инвертирование функции для получения импликант, общих с другими функ­ циями, вполне допустимый прием. Следовательно, для поис­ ка общих импликант при реализации нужно рассматривать не только истинные, но и инверсные значения функций. Использование инвертора — это эвристический прием, ко­ торый тем не менее можно всегда предусмотреть в про­ цедуре синтеза и поиска новых схемотехнических реше­ ний. Поэтому в рассматриваемом примере определяются потенциальные импликанты покрытий как для истинных (табл. 4.4), так и для инверсных (табл. 4.5) значений функ­ ций.

На основе полученных результатов определяем покры­ тия конституент 0 и 1 функций F t и Р 2 импликантами, ко­ торые можно получить из этих функций. Импликантные матрицы покрытий для потенциальных импликант, полу­ ченных для истинных и инверсных значений функций, пред­ ставлены в табл. 4.6 и 4.7. Каждая строка соответствует паре управляющего и информационного сигналов. Например, первая строка табл. 4.6 соответствует управляющему сигна­ лу [1М и информационному F x. Импликанты, образован­

ные этими

сигналами, находятся

как элементы а ц {Fk)

(табл. 4.4),

где i — номер строки,

/ — номер столбца, а

* О т м е т и м , ч т о д о п о л н я ю щ и е у п р а в л я ю щ и е с и г н а л ы , с д в и т ы е д р у г о т н о с и т е л ь н о д р у г а в о в р е м е н и , п о з в о л я ю т ф о р м и р о в и м п у л ь с н ы е с и г н а л ы , е н а ч е н и я к о т о р ы х с о в п а д а ю т с о з н а ч е н и я и с х о д н о г о и н ф о р м а ц и о н н о г о с и г н а л а .

£

Управляющий сигнал

 

Информаци­ онныйсигнал

К

 

 

 

 

 

 

1

[1]

А

F i

2

И М

 

F t

3

[1] «ВХ

F i

4

fl] Ивх

F i

5

[1]

А

Fa

 

-

Импликан-

имплиКод канты

та

 

[1] A

î —

[1] Аивх

01

[0] A uBX

00

f l] WBX

— 1

[1] A UBX

10

[0] A û BX

00

[0] A

1—

Kl (K,)

b,

K . (K*)

покры­

 

 

V*

«

 

 

 

 

e

£

 

Число тий

 

 

*

 

11

10 01

00

01 11 10

00

 

 

 

 

 

 

 

 

— —

0

 

 

 

î

 

 

 

 

 

— — 1

2

 

 

 

i

 

 

 

 

 

1

 

 

 

 

 

 

 

 

—- 1

1

— —

 

 

 

 

 

 

 

 

0

6

[1] л

F%

[ 1] AuBX

01

— 1

 

 

[0]

A uBx

00

 

 

1

 

2

 

 

 

 

 

 

 

7

[1] ^ВХ

Fa

[1] AuBT

01

—-

1

 

 

[0]

AuBx

11

 

 

 

1

 

 

 

 

 

 

 

8

[1] Мдх

F 2

 

 

 

— —

 

 

[0]

АцВх

10

 

 

 

0

 

 

 

 

 

 

 

9

W

i )

IA]

[1] A

1—

 

 

 

 

[0]

AuBX

01

 

 

— —

0

 

 

 

 

 

 

10

а

д

(Â]

[l] /4кВ1

01

 

 

î

 

 

[0] A

1—

 

 

I

1

3