книги / Синтез принципиальных схем цифровых элементов на МДП-транзисторах
..pdfЧлй
'h_
|
|
С |
*г |
|
|
a s *э |
|
î d j E Ü " |
еи |
|
|
|
|
||
h |
— |
|
|
_ |
Е |
*1х* |
|
|
|
б>- |
|
Рис. 2.4. Мажоритарный элемент (схемы-сбез отношения»):
а — схема с оптимальной структурой (быстродействующая); б — схема с неоптимальной структурой
Решение третьей задачи минимизирует число перемен ных в покрытиях. Для данного примера min-Пп = 8 для
покрытий |
(Хц Х 2, Х 3)6 из GJ и (Хц Х 8, Х 2Х 3Х4)в из G5. |
При этом |
opt П0 = 11. |
Решение четвертой и пятой задач оптимизирует схемы по последовательно применяемым критериям. Для данного примера имеется множество покрытий с минимальным
П = 17. Решением задачи 4 будет покрытие (Х^, Х1Х 2, XiXg)3 из GÎ и (ХгХ 3Х 4, Х 3Х4, ХхХ'г)2 из G6, для которых min П = 17, min Пс = 5 H_opt Пп = 12. Решением пятой" задачи будут_покрытия (Хь Х 2, Х 3)5 или (Х2) Х 3, Х 4)5
из G[ |
и (Х2Х 3Х4, |
Х 3Х4, ХхЖ2)2 из Go, для которых min П =* |
= 17, |
min Пп = |
10, opt Пс = 7. |
Как видно из приведенного примера, схемы смешанного типа позволяют упростить СР, уменьшив число транзисто ров. Например, в данном случае схема реализуется на 8 •транзисторах, что по числу элементов дает выигрыш по срав нению со схемой «без отношения» в 2,75 раза, по сравнению со схемой «с отношением» — в 2,25 раза. Для рассматривае мого примера РЛФ и СФ для минимального числа перемен ных в покрытиях имеют вид
Z (F) |
= |
[1] (Xi + Х 2 + Х 3) + [0] (ХхХ 3 + XaXgXJ, |
ex (F) |
= |
fi] ( x ç + x z + x g )+ [0] д а г + в д д а . |
et
|
X, |
|
|
|
|
|
N ' l |
N 4 |
|
1 1 0 0 |
|
||||||
|
/ 1 0 |
0 |
|
|
1 1 0 0 |
X X X X |
|
||||||||||
Xz / 1. |
1 |
0 |
}** |
= |
1 1 0 0 |
X 1 1 X |
1 |
1 |
°/l |
0 |
|
||||||
|
0 |
1 |
1 |
0а |
1 1 0 0 |
0 X X 0 |
Щ 1 |
0 |
|
0 |
|
||||||
|
1 |
0 |
0 |
|
1 1 0 0 |
X X X X |
1 |
1 |
0 |
|
0 |
|
|||||
|
|
|
|
|
|
г(F)*[I]X,+[I]XZXJXÏ ± [о] h *jh +[0j*i |
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
a) |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
-Мип |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Itr |
|
|
|
|
7 П |
|
Чип |
|
|
|
|
|
|
|
|
|
|
c n |
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
n |
|
|
|
|
|
|
||
|
|
|
|
|
|
|
—H! |
|
|
|
Сп |
|
|
|
|
|
|
|
|
|
|
|
|
£ |
Xt |
Xi |
|
г |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
c |
|
|
|
k l |
|
х, |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
• ц |
|
» |
|
|
|
|
|
|
|
|
|
|
|
f il |
X* |
|
|
- —*нI |
|
лг |
|
|
|
|
|
|
|
|
|
|
|
|
|
ТЗг |
|
|
|
|
|
|
||
|
|
|
|
|
|
f) £ |
|
|
|
г; |
|
|
|
|
|
|
|
Xf |
|
|
7 |
|
|
|
|
|
/vez |
|
|
|
|
|
|
||
1 |
1 |
0 |
|
|
|
|
|
1 |
1 т |
|
1 |
|
1 |
0 |
0 |
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
1 |
1 1 |
|
0 |
|
|
|
|
1 |
1 |
□ □ |
|
1 1 Щ0 |
|||||
0 |
1 |
0 |
|
0 |
}** |
= |
|
1 |
г |
И И |
|
VJ |
г |
|
0 |
||
u |
n |
i m |
|
|
|
|
патл |
|
щ |
; 1 |
1 |
x, i ( F )=[1] x ,+ M x ,x * + [0] x, + W X, Xj
6 )
Рис. 2.5. Реализация мажоритарного
a — диаграмма Вейча и ее декомпозиция; б— реализация схемы диаграмма Вейча и ее декомпозиция; г — реализация схемы с состяция; е — реализация схемы s состязаниями на шести наборах; ж — заниями на одном наборе
Однако при таком СР ухудшаются такие характеристика,
как занимаемая площадь и потребляемая |
мощность. Отме |
тим, что покрытия конституент из К х и |
для схем «без от |
ношения» и «с отношением» можно получить также из ма трицы покрытий а состязаний.
Особённости схем смешанного типа . рассмотрим на при мере мажоритарного элемента (рис. 2.4). Для этого элемен та хорошо прослеживается зависимость электрических ха рактеристик от структуры; Первая схема обладает большим
|
х, |
|
7 |
|
|
N*t |
|
N4 |
|
||||
1 |
1 |
0 |
|
1 |
1 |
0 |
0 |
X 1 |
1 |
X |
o u i o i |
||
1 |
1 |
0 |
0 |
H = |
1 |
1 |
0 |
0 |
X 1 |
1 |
X |
ЕМ!Ш |
|
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
ийиии |
|
и и т ч |
|
1 |
V 0 |
0 |
0 |
1 1 |
0 |
е ж е |
г(F) = [ф,+ [1]X, + [0]ХгX3+10] x, d) ■
l—»r=- U*ÎT *дГй
F£¥n |
UK/I |
x, |
|
Г |
|
|
I |
-i-ir |
|
|
|
V |
||
|
|
|
- |
-3L |
|
|
|
|
С, |
|
|
|
|
üL_ |
Хг J |
|
Хг» |Æ| |
" r i c |
|
|
^ j ë S L i i |
|||
|
|
ч |
n |
y |
J)
F
Хг
|
x, |
|
|
|
№ 1 |
|
Naî |
|
|
|||||
1 |
1 |
0 -0 |
|
1 1 |
X X |
X |
X 0 |
0 |
1 1' 0 |
0 |
||||
1 |
1 |
1 0 |
•xfr = |
1 1 X X |
X |
1 1 |
0 |
î 1 1 |
0 |
|||||
0 |
1 |
0 |
0 |
1 |
1 X |
X |
0 X |
0 |
0 |
'/ff 1 0 |
Q |
|||
t 1 |
0 |
0 |
|
1 |
1 X |
X |
X X |
0 0 |
1 1 0 |
0 |
Ж)
элемента как схемы смешанного типа:
с состязаниями информационных сигналов на двух наборах; в — заниями на четырех наборах; д —диаграмма Вейча и ее декомпозидиаграмма Вейча и ее декомпозиция; з — реализация схемы с состя»
быстродействием, чем вторая, так как собственная выходная емкость ее меньше. В схеме;на рис. 2.4, а к.выходу подклю
чено только |
-по два |
транзистора р- |
и n-типа, а в схеме |
|
на рис. 2.4, 6 |
подключено по четыре |
транзистора. |
Следо |
|
вательно, собственные |
емкости стоковых областей |
сумми |
руются и увеличивают общую емкость нагрузки. Расчеты показывают, что собственное быстродействие схемы на рис. 2.4, а в два раза выше, чем схемы на рис. 2.4, б. Та ким образом, упорядочение соединений транзисторов в çxe-
ме позволяет при одной и той же расширенной логической и схемотехнической формулах повысить быстродействие цифровых элементов. Чем сложнее функция, выполняемая цифровым элементом, тем больше возможностей оптими зировать его быстродействие изменением структуры.
Мажоритарный элемент нетрудно реализовать в виде схемы смешанного типа. Это позволяет уменьшить число транзисторов в схеме. Диаграмма Вейча для’ мажоритар ного элемента может быть декомпозирована й представле на в виде дизъюнкции двух диаграмм (рис. 2.5, а), каждая из которых реализуется с помощью транзисторных ветвей, обеспечивающих упрощение принципиальной схемы. На итоговой диаграмме помечены наборы входных сигналов, на которых для установления уровня как логической 1, так и логического 0. требуются определенные соотношения между проводимостями каналов транзисторов.. Каждая из составляющих диаграмм реализуется меньшим числом тран зисторов, чем исходная диаграмма. Диаграмма № 1 реали зуется инвертором, диаграмма № 2 — двумя ветвями из трех последовательно соединенных транзисторов. Итоговая принципиальная схема показана на рис. 2.5, б. Соотноше ния устанавливаются между проводимостями ветвей из трех последовательно соединенных транзисторов и транзистора ми инвертора. Со схемотехнической и топологической точек зрения это приводит к уменьшению быстродействия и уве личению площади схемы по сравнению, например, со схе мой на рис. 2.4, а. Увеличение числа наборов входных пере менных, на которых возникают состязания, приводит к дальнейшему уменьшению числа транзисторов в элементе. Диаграмма Вейча и схемотехническая реализация мажоритарного элемента для таких случаев показаны на рис. 2.5, в—е. Наконец, на рис. 2.5, ж , з показаны диаграм ма Вейча и принципиальная схема мажоритарного элемен та с уменьшенным числом транзисторов, в которой соотно шения между проводимостями каналов транзисторов не обходимо устанавливать только на одном наборе аргумен тов.
Таким образом, ЛЭ смешанного типа позволяют полу чить новые схемотехнические решения, при реализации ко торых число транзисторов уменьшается.
2.5. Синтез цифровых элементов с обратными связями
Общие замечания. Для запоминания информации, пере счета, распределения сигналов, выполнения многотактных, многошаговых операций в цифровых устройствах и управ ляющих автоматах используются триггеры и триггерные системы. Отличительная особенность статических триггеров и триггерных систем — наличие цепей положительной об ратной связи, которые превращают комбинационные схемы в автоматы. Наличие нелинейных передаточных-— переклю чательных характеристик у логических элементов и це пей положительной обратной связи или цепей задержки обес печивает стабильные устойчивые состояния. Первыми ра ботами, в которых рассматривалась задача синтеза прин ципиальных схем бистабильных элементов, были работы [46, 47]. В последние годы значительный вклад в развитие методов синтеза функционально-логических схем триггер ных систем внес С. П. Плеханов [48—53]. В основе разрабо танных им методов синтеза лежит: выбор или синтез двухили многостабильной триггерной ячейки; использование сокращенной таблицы состояний для всех комбинаций со стояний на выходе триггера в предыдущий t и последующий t + 1 моменты времени; определение функций входных сиг налов триггерной ячейки и их выражение через функции типовых логических элементов; определение условий реали зации различных типов управления триггерными системами и формализация записи уравнений входов, соответствующих асинхронному и синхронному управлениям (последнее осу ществляется по фронту, срезу или уровню тактового сиг нала). Классификация, систематизация и формализация введения различных типов управления, деление автомата (триггерной системы) на управляющий и управляемый (схему собственно триггерно-многостабильного устройст ва), доказательство того, что схема управления является автоматом только при определенных типах управления, ис пользование триггерного устройства с числом входов, рав ным числу стабильных состояний, позволили С. П. Плеха нову исключить при проектировании этап оптимального ко дирования внутренних состояний автомата. Это затрудня ло использование различных методов синтеза триггерных систем в инженерной практике.
В работах [48—53] не затрагиваются практические во просы схемотехнической реализации синтезированных функ ционально-логических схем триггерных систем, что затруд-
Рис. 2 6 Базовые триггерные ячейки:
а — D-триггер |
на |
||
инверторах; |
6 — |
||
RS-триггер на эле |
|||
ментах |
ИЛИ — |
||
НЕ; |
в — RS-триг |
||
гер |
на |
элементах |
И — НЕ
няет непосредственное использование полученных резуль татов в практике проектирования интегральных микросхем. Это обусловлено тем,, что функционально-логический син тез не учитывает схемотехнические ограничения на допу стимое число входов элементов, их нагрузочную способность, не использует в качестве критериев качества такие важные при интегральном исполнении показатели, как быстродейст вие, занимаемую на кристалле площадь и т. д. Поэтому не обходимо объединить синтез функционально-логических схем триггерных систем и синтез принципиальных схем, что позволит получить новые разнообразные, оптимальные по схемотехническим критериям принципиальные схемы цифрровых автоматов. Так как в результате синтеза триггерных систем получаются булевы уравнения для входных сигна лов триггерных ячеек, то их схемотехническая реализа ция — принципиальные схемы цепей управления — синте зируются методами, которые используются для синтеза ком бинационных схем.
Триггерные ячейки делятся по числу принимаемых ими устойчивых (стабильных) состояний на бистабильные и многостабильные [5]. Число устойчивых состояний в стати ческих схемах равно числу выходов триггерной ячейки. В каждом устойчивом состоянии выходные сигналы характе ризуются уровнями 0 и 1. Различают одно- и многофазные [5] триггерные схемы. В однофазных рабочий уровень 1 устанавливается в каждом устойчивом состоянии только на одном выходе, в многофазных на двух и более выходах. Наи более широкое распространение получили бистабильные схемы. Простейшими реализациями являются D- и RSтриггеры (5, 49], построенные на типовых ЛЭ (рис. 2.6, где
Q, Q — дополняющие выходы, D, R, S — входы схем). От метим, что D-триггер реализует функцию задержки входно го сигнала.
Способы введения обратных связей и их запись в РЛФ. Как было отмечено, положительная обратная связь (ОС) пре вращает комбинационные ЛЭ в автоматы и делает выходной
сигнал зависящим от внутреннего состояния схемы. В этом случае значение логической функции в момент времени 1 зависит от значения функции в момент t [5, 6, 10, 15,
16]. Рассмотрим условия реализации элементов с положи тельной ОС и определим, как ее введение влияет на форму записи РЛФ. Основное внимание будет уделено анализу РЛФ и различным способам записи в них действия цепей положительной ОС.
Рассмотрим РЛФ для простых автоматов с двумя устой чивыми состояниями. Чтобы переключить автомат из одно го состояния в другое, необходимо обеспечить независимую или информационнр обусловленную установку на его выхо де уровней 0 и 1, а также возможность хранения обоих или
по крайней мере одного из уровней.. Последнее достигается с помощью цепей положительной ОС. Действие ОС проявля ется в том, что функция F (t + . 1), описывающая поведение автомата в последующий момент времени, зависит от F (() в предыдущий момент> Если F (t + 1) = F (t), то это сви детельствует о том, что в схеме устанавливается устойчивое состояние. Зависимость F (t -f 1) от F (t) в РЛФ выражает ся в том, что среди информационных и (или) управляющих
сигналов будет |
присутствовать |
идентификатор |
F (t): |
||||||
Z (F |
( t . + |
1)) = |
[1] F |
(t + |
1) + |
[0] F (t -h 1), |
(2.2a) |
||
Z |
(F |
(t + |
1)) = |
[1] Фа (t) + |
[0] <Do (0 + |
№ ( ( ) ) Фг (t) + |
|||
+ |
[Il Ф3 (t) F°>(t) + |
[0] Ф4 (0 F°>(t), |
|
(2.26) |
|||||
где Фо (/), |
Фх (t) — булевы функции, |
обеспечивающие не |
зависимую установку уровней логических 0 и 1, а следо вательно, и формирование значений искомой функции 0 и 1; Фг (0 . Фз (0 * Ф4 ( 0 — функции, определяющие логические
условия действия |
ОС; о* = |
(0, |
1); при |
а ( = 1 |
Fa‘(i) — |
= F {t), при а, = |
0 F°i(t) = |
F |
{t). |
|
|
Как видно из (2.26), члены, содержащие в качестве уп |
|||||
равляющего сигнала F at(f), |
взвешивают |
разные |
информа |
ционные сигналы. Возможны различные сочетания сигна лов F (t + 1) и F (t) в левой (2.2а) и правой (2.26) частях РЛФ со взвешенными или информационными сигналами (табл.2.12). Как видно из таблицы*, в зависимости от того, какие информационные сигналы взвешиваются функциями F (t + 1) в левой и F {t) в правой частях РЛФ, в схеме про-
* |
Для упрощения записи РЛФ для элементов с ОС вместо |
F (t -f |
1), F (Z) будем записывать F, подразумевая, что в левой части |
РЛФ |
всегда имеет место F (t -f 1), в правой — F (/), |
Номер |
Леоая |
‘«асть |
П р а в а я масть |
|
|
Р Л Ф |
|
1 |
[1] F + [01 F |
(U F |
|
2 |
[11 |
[01 F |
1.11 F Ф3 |
Процессы n схеме
Безусловное устойчивое со стояние, хранение (регенерадня) [1]
Информационно-обусловлен ное устойчивое состояние, хра нение (регенерация) [1) при Ф3= 1
3|1]F + [0]F
411J F + [0 ]F
5 flJ F+[0J F
6 Ul F+ 10] F
[0]F Безусловное устойчивое со стояние, хранение (регенера
|
ция) |
[0] |
|
|
|
10] FO, |
Информационно-обусловлен |
||||
|
ное устойчивое состояние, |
хра |
|||
|
нение |
(регенерация) |
[0| |
при |
|
|
Ф4= 1 |
|
|
|
|
fl]F + |0 |F |
Безусловное устойчивое |
со |
|||
|
стояние, |
хранение |
(регенера |
||
|
ция) как |
[0], так и [1] |
|
[1] F Ф3 + (0|Х Информационно-обусловлен
XFO, ное устойчивое состояние, хра нение [1] при Ф3= 1 , [0] при
Ф„=-1
7 |
[1] F+[0] F |
[0] F |
8 |
[1] F + [0] F |
[0] F Ф4 |
9 |
[1]F+[0JF |
11] F |
Неустойчивое состояние, пере ключение из [1| в [0], «защел кивание» [0]
Обусловлённое неустойчивое состояние, переключение из [1] в [0] при Ф4= 1
Неустойчивое состояние, пере ключение из [0] в [1], «защел кивание» [1]
Номер
РЛФ
Лепая часть |
Праиая часть |
Процессы в схеме
10 |
[1J f + tOj F |
.Ш ГФз |
Обусловленное |
неустойчивое |
|||
|
|
|
состояние, |
переключение |
из |
||
|
|
|
[0] в [1] |
при Фа= 1 |
|
||
и |
UlF-HO] F |
[lJ F -f [0]Д |
Генерация |
|
|
||
12 |
lljF -f [0J F |
[1] ДФ3 + Ю]Х Обусловленные |
переключения |
||||
|
|
X F Ф4 |
из [0] |
в |
[1] при Ф3= 1 и |
из |
|
|
|
[11 в |
[0] при Ф4=1 |
|
|||
|
|
|
|
исходят различные процессы. Если, например, информа ционные сигналы и взвешивающие их управляющие функ ции в левой и правой частях РЛФ совпадают, то это озна чает, что обеспечивается устойчивое состояние и значение формируемой на выходе в момент t + 1 функции совпадает
со значением информационного сигнала. Устойчивые со стояния могут быть безусловными (первая, третья, пятая строки табл. 2. 12) и информационно-обусловленными (вто
рая, четвертая, шестая строки), причем устойчивыми могут быть как одно из состояний 0 или 1, так и оба.
Устойчивое состояние в схеме можно рассматривать как состояние, в котором происходит регенерация соответствую щего информационного сигнала, т. е. существут связь меж ду выходом и входом цифрового элемента, через которую передается с задержкой соответствующий информационный сигнал. Простейшей реализацией задержки входного сиг нала без изменения его значения является использование двух каскадно соединенных инверторов, образующих эле мент повторения с задержкой. Такое соединение является основой D-триггера, для которого характерно следующее уравнение функционирования:
Q (H - 1) = F ( t + |
\) = D ( t ) , |
|
|
||
где Q (t + |
1) — значение выходного сигнала |
в |
момент |
||
t + 1, D |
(/) — значение входного сигнала в момент t. |
||||
Таким образом, выражения (2.2) можно рассматривать |
|||||
как функции входного сигнала, подаваемого на D-триггер, |
|||||
а сигнал |
ГУ) |
(0 |
как сигнал ОС. Отметим, |
что, |
если в |
схеме регенерируется только один информационнй сигнал,
то для ее реализации достаточно ввести задержку, равную задержке одного каскада. В этом случае схемы представ ляют собой «защелки», обеспечивающие регенерацию («за щелкивание») только одного информационного сигнала. Если в схеме регенерируются оба информационных сигна ла, то она представляет собой триггер. Многостабильные многофазные триггерные системы описываются системой уравнений для каждого из выходов (для каждой ф.азы).
Если в левой и правой частях РЛФ информационные сигналы, взвешиваемые одинаковыми значениями функций F (t + 1) и F (/), не совпадают, то это характеризует не устойчивое состояние в схеме. Очевидно, запись РЛФ мо жет отражать неустойчивое состояние для одного или сразу для обоих информационных сигналов (строки семь, девять, одиннадцать в табл. 2.12). Неустойчивые состояния могут быть безусловными и информационно обусловленными (стро ки восемь, десять, двенадцать). Неустойчивые состояния характеризуются тем, что в схеме или может установиться некоторый промежуточный уровень сигнала, отличный от н° и и1, или может произойти переключение и «защелкива ние» одного из состояний. Одиннадцатой строке таблицы со ответствует режим генерации. В дальнейшем рассматривает ся только регенеративная ОС, приводящая к устойчивым состояниям в. схеме.
Синтез и оптимизация элементов с ОС на основе РЛФ не отличаются от синтеза комбинационной схемы. Сигнал ОС рассматривается как дополнительный сигнал входной переменной F, который формируется, например, с помощью каскадно соединенных инверторов, подключенных к вы ходу комбинационной схемы. Расширенная логическая фор мула в форме (2.2б) получается из логического условия функ
ционирования элементов, например входных регистровых элементов БИС (см. гл. 3), или может быть получена прину дительным введением ОС. Часто целесообразно принудитель но вводить в РЛФ члены, описывающие действие ОС в прин ципиальной схеме. Эта процедура формализуется. С какой целью целесообразно вводить положительную ОС в комби национную схему и превращать ее в автомат?
Наличие положительной ОС в схеме, по крайней мере, превращает такую схему в «защелку» — пороговое устрой ство, которое обладает повышенной помехоустойчивостью по отношению к одному из входных логических уровней. При медленном изменении входного сигнала регенератов1
ная положительная ОС способна ускорить процесс пере ключения и обеспечить полное формирование уровней ло-