книги / Синтез принципиальных схем цифровых элементов на МДП-транзисторах

ГЛАВА 4

Синтез выходных элементов с тремя состояниями

4.1. Вводные замечания

Элементы с тремя состояниями используются в качестве мощных выходных каскадов при работе на внутреннюю и внешнюю емкостную и резистивную нагрузки [61—72]. Как правило, мощные выходные каскады представляют собой не­ линейные усилители, работающие под воздействием вход­ ных сигналов, соответствующих передаваемой информации, и управляющих сигналов, обеспечивающих заданный режим или программу работы. Мощные выходные каскады обес­ печивают заряд и разряд выходных и нагрузочных емкостей за заданное время, внося задержку в передаваемый логи­ ческий сигнал; минимизируют потери выходной мощности за счет уменьшения сквозного тока, протекающего между шинами питания и нулевого потенциала, во время переклю­ чения; формируют максимальный уровень логической 1 и минимальный уровень логического 0 на выходе. При этом они должны занимать минимальную площадь на кристал­ ле.

При двоичной системе кодирования информации третье состояние элемента соответствует неопределенному выход­ ному напряжению. В третьем состоянии устройство, выходным^каскадом которого является элемент с тремя состоя­ ниями, отключается от нагрузки. Следовательно, несколь­ ко различных цифровых устройств можно гальванически соединять по ИЛИ на одной шине, которая служит общей нагрузкой.

[•■с* Находят применение также выходные элементы с тремя состояниями, имеющие некоторые дополнительные осо­ бенности. Такими элементами являются: схемы с восстанов­ лением уровней логических 0 и 1, в которых после фиксации неопределенного состояния постепенно происходит восста­ новление одного из логических уровней; схемы с активны­ ми низким или высоким уровнями напряжения.

Цель данной главы — рассмотреть особенности синтеза и синтезировать схемотехнические решения мощных выход­ ных элементов с тремя состояниями на МДП-транзисторах.

зируются элементы с тремя состояниями на КМДП-тран- зисторах с двухтактным мощным оконечным каскадом (рис. 4.2.). В этом случае для реализации трех состояний на выходе следует определить функции управления выходны­ ми п- и р-канальными транзисторами иап, изр. Очевидно, третье состояние на выходе устанавливается тогда, когда

= 1. На основе этих условий функционирования нетруд­ но построить таблицу истинности (табл. 4.2) для управляю­ щих сигналов, подаваемых на затворы транзисторов VT1

и VT2.

Логические функции управления работой V T1 и V T2 можно получить и из (4.1г). Так как принято соглашение, что каждый выходной уровень Г и 0 устанавливается толь­ ко через один транзистор, то, следовательно, управляющий сигнал должен объединять функции, входящие в конъюнк­ ции с информационными сигналами [1] и [0]. Например, ес­ ли (4.1г) реализуется на дополняющих транзисторах, то справедливы следующие СФ, соответствующие функции ^вых4 и РЛФ 2 ,4 — Z (ивых4);

Сх(квых4) = [и ]Л + [1](«В1Л)р +

+ [0] («вхЛ)" = [х] А + [1] и?,-НО] и«д,

где «Рр и и*п— управляющие сигналы, которые эквивалент­ ны функциям

Диаграммы Вейча для определения функций ияп, иар показаны на рис. 4.3. Таким образом, определены выход­ ная функция элемента с тремя состояниями и функции сиг-

Еще раз отметим особенности подхода к синтезу выход­ ных элементов БИС. Было установлено, что непосредствен­ ный синтез выходных каскадов приводит к посредственным техническим решениям (рис. 4.1), которые имеют ограни­ ченное применение. Наибольшую мощность в нагрузку передают от источников питания ветви, содержащие мини­ мально возможное число переключающихся компонентов. Очевидно, что оптимальными с этой точки зрения должны быть ветви, содержащие по одному переключающему тран­ зистору между шиной питания, общей шиной и выходом схемы. Это хотя и очевидный, но эвристический прием. Та­ ким образом, часть схемы — собственно выходной каскад и его структура — определены эвристическим путем. Задача синтеза несколько изменяется. Синтез направлен не на реа­ лизацию элемента с тремя состояниями с одним выходом, а на формирование двух новых управляющих функций, под действием которых эвристически построенный выходной каскад будет работать как элемент с тремя состояниями.

Как нетрудно видеть, задача расширилась — вместо одной выходной функции теперь необходимо находить реа­ лизацию двух управляющих функций. Кроме того, синтез одновременно нескольких функций дополняет перечень кри­ териев качества. Например, целесообразно, чтобы по своей структуре цепи управления были симметричными и сигналы управления находились в определенных фазовых соотно­ шениях для исключения протекания сквозного тока через транзисторы выходного каскада при переключении. Таким образом, однажды выполненный синтез схем с определен­ ными функциями не дает полного множества всех возмож­ ных вариантов схем. Число вариантов будет расти при учете специфических требований к схемам и введении различных эвристических приемов. В частности, в данном случае ис­ пользован прием разделения функций объекта на части, эвристического определения структуры одной из них (соб­ ственно мощного выходного каскада) и направленного ме­ тодически обоснованного синтеза другой (схем управления оконечным каскадом).

4.3. Синтез схем управления транзисторами оконечного каскада

Р и с . 4 .4 . С и м м е т р и ч н ы е о т н о с и т е л ь н о и н ф о р м а ц и о н н ы х с и г н а л о в с п о с о б ы п о к р ы т и я д и а г р а м м В е й ч а у п р а в л я ю щ и х ф у ни8пк ц иий иар

Число выходных каскадов можно увеличить, если использовать комбинированные способы формирования выходных уровней логи­ ческих 0 и 1. Например, для формирования уровня логического О использовать ветви, аналогичные представленным на рис. 4.1,6, для формирования выходного сигнала из входных переменных — двунаправленные ключи. Все это приведет к новым схемотехничес­ ким конфигурациям, ряд из которых может быть полезным.

4.4. Анализ схемотехнических решений

Все синтезированные варианты являются схемами без восстановления выходного уровня напряжения в третьем состоянии. Они отличаются друг от друга числом входных сигналов, необходимых для работы, источниками информа­ ционных сигналов (это или шина питания и общая шина, или источники сигналов и вх, А ), числом транзисторов, а сле­ довательно, и емкостями, подключенных к затворам тран­ зисторов оконечного каскада, емкостными нагрузками для источников сигналов ивх, А , временами установления от­ дельных уровней напряжения, сигналов изп и изр, временами установления противоположных уровней напряжения на затворах транзисторов оконечного каскада, что определяет длительность и амплитуду сигнала помехи на выходе схемы.

Чтобы сравнить полученные варианты элементов, необ­ ходимо сформулировать единые условия., при которых такое сравнение справедливо. Предположим, что все транзисторы имеют одинаковые размеры, если они включены между ис­ точником информационного сигнала [0] или [1] и затворами п- и р-канальных транзисторов оконечного каскада, и их размеры увеличиваются пропорционально числу последо­ вательно соединенных транзисторов; каждый транзистор