книги / Синтез принципиальных схем цифровых элементов на МДП-транзисторах

Из (1.8а) следует, что объединенный автомат хранит ин­

по крайней мере один закрытый транзистор. Если хотя бы одна из функций £* Ф 0, то на выходе устанавливается ин­ формационный сигнал. Если только одна функция /*’, Ф О, то тогда на выходе устанавливается информационный сиг­ нал Et. Если F i = £ 0 , - i = 1, 2, ..., то в схеме возникают состязания информационных сигналов, и выходной сигнал зависит от соотношения проводимостей каналов транзисто­

Неопределенные состояния на выходе параллельного соединения ветвей из последовательно соединенных тран­ зисторов можно устранить, если для всех ветвей, функции которых F t = 1, информационные сигналы [£ f], взвешенные этими функциями, будут иметь одинаковые логические

ченные к т тисточникам различных информационных сиг­

точникам информационных сигналов. Соотношение (1.10) свидетельствует о том, что состязание информационных сиг­ налов, а следовательно, и неопределенное состояние не возникает, если при каждом заданном наборе входных ло­ гических переменных информационный сигнал передается на выход по одной ветви, так как в каждой из остальных вет­ вей имеется по крайней мере один закрытый транзистор.

Наконец, если (1.9) или (1.10) не выполняются, то в схеме возникают состязания информационных сигналов. В табл. 1.3 приведены возможные комбинации состязаний двух информационных сигналов и значения результирую­ щих сигналов. Существует четыре типа критических состя: заний (отмечены номерами в таблице), при наличии которых соединение транзисторов превращается в схему «с отноше­ нием» или смешанного типа. Приведенные в таблице соот­ ношения являются правилами, устанавливающими резуль-

Из (1.11) следует, что в режиме хранения на каждом вы­ ходе возникают состязания информационных сигналов. Исключить состязания можно, если:

в режиме хранения все информационные сигналы имеют одинаковые значения:

статических (потенциальных) схем, решение системы при­ нимает сравнительно простой вид:

Как следует из (1.18), состязаний информационных сиг­ налов при таком соединении не возникает. Если все тран­ зисторы в каскадном соединении передают информационный сигнал логической 1 ( логического 0) и для этого используют­ ся «-канальные (/7-канальные) транзисторы, то выходное на­ пряжение изменяется на величину [1 — i'A„l ([0 + /Др1).

Отметим, что каскадное соединение реализует конъюнкцию k

информационных сигналов X Д Et и управляющего сиг­

нала, поданного на затвор транзистора первого каскада. Соотношение (1.18) показывает, что конъюнкция пере­ менных может быть реализована схемотехнически в виде каскадного соединения, если информационные сигналы E t имеют истинное значение. Таким образом, конъюнкция ре­ ализуется не только последовательным (1.7), но и каскад­

ным (.1.18) соединением транзисторов.

Соотношения (1.7), (1.86), (1.12), (1.17), (1.18) позволяют представить в виде РЛФ функции, выполняемые типовыми соединениями. Каждое соотношение имеет неопределенные состояния на некоторых наборах аргументов. Следователь­ но, чтобы получить схемотехническую реализацию полно­ стью определенной логической функции, необходимо до­ определить эти состояния с помощью других элементов или их соединений, не имеющих на этих наборах неопределён­ ных состояний. В табл. 1.4 приведены функции элементов и их соединений в стационарном режиме, представленные в виде РЛФ.

Покрытие логической функции функциями компонентов заключается в ее преобразовании в РЛФ, представлении отдельных термов РЛФ в виде функций, соответствующих отдельным компонентам или их соединениям, а затем — в преобразовании в СФ на основе условия эквивалентно­ сти (1.5), в соответствии с СФ рисуется принципиальная схема. Как следует из сказанного, процедура покрытия ло­ гической функции функциями компонентов содержит мно­ го общего с процедурой покрытия логической функции функциями базовых логических элементов при синтезе функциональных схем, однако она существенно отличает­ ся преобразованиями функции в РЛФ и СФ.

Как следует из полученных соотношений, конъюнкция логических переменных или функций, соответствующих од­ ному информационному сигналу, схемотехнически пред­ ставляется последовательным или каскадным соединением транзисторов, управляющими сигналами которых являются логические переменные или функции; дизъюнкция пере­ менных схемотехнически реализуется параллельным соеди­ нением транзисторов; скобочная конъюнктивно-дизъюнк­ тивная форма — смешанным соединением транзисторов. Таким образом, установлена однозначная связь между ло­ гической функцией и соединением транзисторов. Отметим, что при постоянном информационном сигнале соединения транзисторов реализуют значения логической функции, сов­ падающие с его значением. Следовательно, если схемотех­ нически реализовать функции K i (F) и Ко (F) и ветви транзисторов, соответствующие им и подключенные к ис­ точникам информационных сигналов: [1] — шине питания и [0] — общей шине соответственно, объединить по выходам, то получим принципиальную схему, выполняющую функ­ цию F. Так как K i ( F) -Ко (F)= 0 для полностью определен­ ной функции, то это означает, что нет ни одного набора ар­ гументов, на котором функция-одновременно могла бы при­ нимать противоположные значения — логического 0 и ло­ гической 1. Следовательно, состязания информационных сигналов не возникают, т. е. через ветви транзисторов в ста­ ционарном режиме не протекает ток от источника питания к земляной шине, а это означает, что реализуется схема «без отношения».

В схемах «с отношением» состязания информационных сигналов возникают при установлений одного из логиче­ ских уровней — или 1, или 0. Поэтому они делятся на схе­ мы соответственно с установочными уровнями 0 и 1.

Каждая схема содержит переключательные транзисторы и компонент — резистор (или эквивалент резйстора), под­ ключенный к источнику установочного информационного сигнала. Если установочный сигнал 10], то ключевые тран­ зисторы реализуют функцию K i (F), если установочный сигнал [11, то ключевые транзисторы реализуют функцию

K 0(F).

Расширенная логическая формула для схем «с отношением»

где функции константа 1 — [1] и константа 0 — [0] реали­ зуются схемотехнически с помощью резистора [25].

Расширенные логические формулы для схем смешанно­ го типа

логического элемента: «без отношения», «с отношением», смешанного типа;

записывается РЛФ, соответствующая выбранному спо­ собу реализации;

в соответствии с (1.5) и с учетом неискаженной (искажен­ ной) передачи уровней 0 и 1 расставляются индексы «/?» й «л» у простых переменных и их отрицаний. В результате получается СФ.

Совершенно очевидно, что описанная процедура позво­ ляет генерировать большое число различных по форме СФ, а следовательно, и большое число соответствующих им прин­ ципиальных схем. Для этого достаточно использовать эк­ вивалентные преобразования исходной логической функции или К 0 (F), K i (F). Однако если в процедуру покрытия вве­ сти этап оптимизации по некоторым критериям, то множест­ во возможных схемотехнических решений уменьшается.

1.6. Эквивалентные преобразования расширенных логических и схемотехнических формул

В основе схемотехнического синтеза лежат преобразова­ ния исходного логического выражения, описывающего по­ ведение цифрового элемента, в расширенную логическую и схемотехническую .формулы. Форма исходных логических выражений может существенно повлиять на схемотехниче­ скую реализацию. В отличие от логического синтеза, цель которого — получить минимальную по числу букв дизъюнк­ тивную или конъюнктивную нормальную форму логическо­ го выражения, в схемотехническом синтезе цель может быть

другой. Например, при разработке патентоспособных циф­ ровых элементов главной задачей является создание схемо­ технических решений, обладающих новизной, существен­ ными отличиями, полезностью и не уступающих известным решениям по электрическим параметрам. Поэтому, имея схемотехническое решение, по косвенным показателям, в ча­ стности по его структуре, можно судить об его электриче­ ских характеристиках. Конечно, при прочих равных усло­ виях, схемотехническая реализация должна основываться на минимальных логических выражениях.

Для преобразования исходных логических выражений используют как методы минимизации, так и методы развер­ тывания или разложения. Те и другие основаны на эквива­ лентных преобразованиях. Основными методами преобра­ зования логических выражений, нашедшими широкое приме­ нение при проектировании логических устройств, являются:

метод, использующий формулы де Моргана

Xi + Х24* ••• + Хм% = X i ’X2•...•Хмх,

метод, использующий первую и вторую операции погло­ щения

метод, использующий первую и вторую операции склеи­ вания

ХгХ2 + Х,Х2 = Xlf (X, + Х2) ( X, + Х2) = Хг;

метод, использующий преобразования логических вы­ ражений на основе коммутативного, сочетательного и распре­ делительного законов

га